在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13607|回复: 45

[资料] Writing testbenches using systemVerilog

[复制链接]
发表于 2015-12-14 16:38:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
和大家分享一下验证前辈的力作,一起来学习吧 Writing testbenches using SystemVerilog.pdf (1.93 MB, 下载次数: 2232 )
发表于 2015-12-21 14:41:28 | 显示全部楼层
这个很好,一起读读,谢谢楼主
发表于 2016-1-25 23:49:06 | 显示全部楼层
非常感谢提供!
发表于 2016-6-29 13:42:08 | 显示全部楼层
谢谢,学习中
发表于 2016-7-4 15:57:15 | 显示全部楼层
谢谢lz
发表于 2016-8-30 11:17:32 | 显示全部楼层
Writing testbenches using systemVerilog
发表于 2016-9-4 11:14:27 | 显示全部楼层
thanks for sharing.
发表于 2016-10-17 12:02:43 | 显示全部楼层
这本书有新版本么?
发表于 2016-10-25 16:17:51 | 显示全部楼层
来钱,下载
发表于 2016-10-25 16:18:51 | 显示全部楼层
这本书不适合时间紧迫的急性子
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:10 , Processed in 0.030140 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表