设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 脚本语言(script)学习交流 › 脚本资料区 › Writing testbenches using systemVerilog

1 2 345 / 5 页下一页

发新帖

楼主: 十八画生

[资料] Writing testbenches using systemVerilog

发表于 2018-3-29 18:25:43 | 显示全部楼层

谢谢啊

回复支持反对

发表于 2018-4-8 11:32:17 | 显示全部楼层

太感谢了之前这个电子版丢了

回复支持反对

发表于 2018-8-5 11:02:09 | 显示全部楼层

thanks

回复支持反对

发表于 2018-9-20 13:46:57 | 显示全部楼层

下载下来看看

回复支持反对

发表于 2018-10-30 01:03:06 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-10-30 20:56:09 | 显示全部楼层

很好谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-3-9 10:54:30 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-10-3 20:24:26 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-10-16 09:22:21 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-10-18 20:25:19 | 显示全部楼层

不错

回复支持反对

1 2 345 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:38 , Processed in 0.021432 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表