设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 脚本语言(script)学习交流 › 脚本资料区 › Writing testbenches using systemVerilog

1 2 3 45 / 5 页

发新帖

楼主: 十八画生

[资料] Writing testbenches using systemVerilog

tianziliang1234

发表于 2021-6-16 10:47:08 | 显示全部楼层

学习学习

回复支持反对

发表于 2021-7-30 09:46:19 | 显示全部楼层

学了

回复支持反对

发表于 2021-8-18 12:01:30 | 显示全部楼层

挺好的。

回复支持反对

发表于 2021-8-18 13:55:16 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-3-25 11:09:33 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-6-28 01:31:30 来自手机 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复支持反对

1 2 3 45 / 5 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-30 18:52 , Processed in 0.017641 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表