在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 十八画生

[资料] Writing testbenches using systemVerilog

[复制链接]
发表于 2021-6-16 10:47:08 | 显示全部楼层
学习学习
发表于 2021-7-30 09:46:19 | 显示全部楼层
学了
发表于 2021-8-18 12:01:30 | 显示全部楼层
挺好的。
发表于 2021-8-18 13:55:16 | 显示全部楼层
thanks
发表于 2023-3-25 11:09:33 | 显示全部楼层
thanks
发表于 2023-6-28 01:31:30 来自手机 | 显示全部楼层
感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:41 , Processed in 0.018648 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表