设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 脚本语言(script)学习交流 › 脚本资料区 › Writing testbenches using systemVerilog

123 4 5 / 5 页下一页

发新帖

楼主: 十八画生

[资料] Writing testbenches using systemVerilog

发表于 2016-11-12 15:15:14 | 显示全部楼层

sanks for your sharing

回复支持反对

发表于 2016-11-18 08:01:46 | 显示全部楼层

Thanks for share.

回复支持反对

发表于 2016-11-22 09:01:56 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2016-11-22 17:01:55 | 显示全部楼层

学习一下

回复支持反对

发表于 2016-12-5 13:40:46 | 显示全部楼层

感谢分享。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-12-7 17:24:26 | 显示全部楼层

Writing testbenches using systemVerilog

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-12-20 17:20:43 | 显示全部楼层

多谢楼主分享，值得学习的资料啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-3-4 15:50:35 | 显示全部楼层

感谢分享～

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-3-10 15:44:28 | 显示全部楼层

A good book

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-9-12 11:21:38 | 显示全部楼层

谢谢楼主

回复支持反对

123 4 5 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:35 , Processed in 0.026010 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表