后端基本概念讨论专用贴

shishenren · 发表于 2019-5-11 14:27:53

wks 发表于 2017-7-17 14:02
回复 483# wink1988

我也是新手正在学习中，可以一块交流1。corner是对设计时序在不同条件下能否met的一 ...

我再补充一下吧,

ff:Fast-Fastprocess

tt:Typical-Typicalprocess

ss:Slow-Slowprocess

shishenren · 发表于 2019-5-11 14:34:00

dyytx 发表于 2017-9-18 16:13
set_max_transition 设置越大，约束是越紧还是越松？

我的理解是设置的越大，计算延迟越大，所以约束越紧 ...

我理解应该是value 越大，越松吧。设的value越大, 可能相邻两个cell直接距离就很远，timing violation就变差。相反，设小一点，tool 可能就会把cell 摆放的近一些，或者insert BUF/INV 解transition.

无我千里 · 发表于 2019-5-28 16:56:09

innovus -> Verify -> Verify Geometry (short)
跑出来除了short的错，还有叫做WrngWay的错，这个WrngWay是什么

shishenren · 发表于 2019-6-19 15:50:43

Metal ECO是什么意思？可以解释的稍微详细一点吗？谢谢

、Albert · 发表于 2019-6-26 16:03:06

jiangweihui 发表于 2012-9-24 18:38
回复 71# damonzhao

time arc 中文名时序弧，主要作用是描述transition time和cap ，可以在建立Time table，方便查找延时。

、Albert · 发表于 2019-6-27 14:46:54

shishenren 发表于 2019-5-11 14:24
请问大神：Cadence的synthesis 工具Genus 吃的QRC file全称是什么？QRC file的作用是什么 ? ...

QRC file应该是PR工具计算net delay的时候，需要这个文件，主要包含每层的时序信息

路飞知 · 发表于 2019-8-22 15:27:12

请问大神：CTS时设的clock tree constraint，data skew balance怎么解释呢

ravikiran5015 · 发表于 2019-10-29 19:03:03

thanj you

xiaojia102003 · 发表于 2019-11-28 09:26:02

请问DC设置set_max_delay用在两个触发器之间吗？
从D1的clk端起始设置有意义么？还是必需从D1的Q端起始到D2的D端设置才是正确的，感谢解答

ranqi · 发表于 2020-2-16 00:37:29

谢谢谢谢谢谢谢谢

[讨论] 后端基本概念讨论专用贴