后端基本概念讨论专用贴

IC有我心 · 发表于 2021-5-19 22:46:13

本帖最后由 IC有我心于 2021-5-19 22:47 编辑

Well Antenna Tie Cells

这个cells 怎么加？不加可以吗？

1663923095 · 发表于 2021-6-5 21:07:14

感谢分享

supermanwc · 发表于 2021-6-7 13:14:25

A&PR工程师里的那个A是什么意思

shishenren · 发表于 2021-6-8 09:51:40

supermanwc 发表于 2021-6-7 13:14
A&PR工程师里的那个A是什么意思

Automatic Placement and Routing

rvisk · 发表于 2021-6-8 09:59:36

这帖子也太香了

supermanwc · 发表于 2021-6-8 15:48:13

shishenren 发表于 2021-6-8 09:51
Automatic Placement and Routing

感谢

Asolor · 发表于 2021-8-9 15:16:28

看ICC的文档，有这么一段话
By default, the command places bump cells on the left die edge in the North orientation,
bump cells on the top die edge in the East orientation, bump cells on the right edge in the
South orientation, and so on. To place all flip-chip bump cells in the same orientation, use
the -same_orientation option
我以为bump cell就是用来连接芯片内外的一小块金属，为什么这个东西还有方向（orientation）？小白一个，不太理解，烦请哪位大佬帮忙解答下
谢谢

lzqxiang · 发表于 2021-8-19 13:56:13

Nora_Lee 发表于 2018-10-10 13:45
回复 510# 494693243

行末尾加分号（；），再接# 注释

lzqxiang · 发表于 2021-8-19 14:07:40

xiaojia102003 发表于 2019-11-28 09:26
请问DC设置set_max_delay用在两个触发器之间吗？
从D1的clk端起始设置有意义么？还是必需从D1的Q端起始到D2 ...

set_max(min)_delay；
我的理解是：当input --> output路径为组合逻辑时，用来约束input --> output的最大最小延时。
也可以约束内部点到点的组合逻辑延时，当涉及到dff时，一般用setup & hold约束。

lzqxiang · 发表于 2021-8-19 14:10:00

skyskybird 发表于 2020-5-12 16:55
后端min_pulse_widfh的计算，某个ff/ck的最小脉宽是Drise-Dfall，我想问一下lib中端口时钟的最小脉宽MPWL和 ...

个人理解：MPWL：低电平最小脉宽

MPWH：高电平最小脉宽

[讨论] 后端基本概念讨论专用贴

站长推荐 /2