返回列表 发帖

[统计] 你是用VHDL还是用Verilog HDL?

只用过verilog,没用过VHDL,但是周围的人用verilog的更多,倒是以前的一些设计以前的一些老工程师有的用VHDL

TOP

TOP

TOP

TOP

TOP

用VHDL,似乎都觉得Verilog是主流。

TOP

回复 47# ericwhw


   是啊,这个版里绝大部分都是Verilog,不过我用的是VHDL,握爪!

看来两种都得掌握才行。

TOP

回复 1# buley
学校用vhdl,到公司以后就verilog了

TOP

verilog,公司基本都用这个~~~
vhdl太烦了,语法太臃肿了~~不太适应~~~

TOP

有C基础verilog易上手,学过verilog再看VHDL其实也差不多了,VHDL更加严格些。个人用的是verilog,时常也看些VHDL。

TOP

返回列表

站长推荐 关闭


欢迎访问 TI SLL(信号链)专区

欢迎访问 TI SLL(信号链)专区


查看