返回列表 发帖

[统计] 你是用VHDL还是用Verilog HDL?

TOP

两者的区别我也不太清楚,开始接触到的就是verilog,现在还是绝对的菜鸟……
一切都是规律

TOP

TOP

云端看夕阳

TOP

都是用过,VHDL语言严谨,但是VERILOG设计起来简单 快速

TOP

VHDL更严格些,verilog 灵活些,象Passcal语言
我用VHDL 设计,但是也看verilog和修改verilog程序。

TOP

一般公司都用verilog的多吧

TOP

verilog和后面的进化很多啊,vhdl没有进化了

TOP

都用了~但是主要还是verilog

TOP

习惯用VERILOG

TOP

返回列表

站长推荐 关闭


欢迎访问 TI SLL(信号链)专区

欢迎访问 TI SLL(信号链)专区


查看