EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP创芯大讲堂畅销课程原价购买赠信元
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2011-9-26 00:11:57 | 显示全部楼层
要回复才可以看结果吗
回复

使用道具 举报

发表于 2011-10-11 23:27:22 | 显示全部楼层
两者的区别我也不太清楚,开始接触到的就是verilog,现在还是绝对的菜鸟……
回复

使用道具 举报

发表于 2011-10-13 23:45:24 | 显示全部楼层
俺用的vhdl,并且学的不咋地!
回复

使用道具 举报

发表于 2011-10-15 12:02:39 | 显示全部楼层
现在使用Verilog ,以前在学校时学的是vhdl
回复

使用道具 举报

发表于 2011-10-16 12:22:27 | 显示全部楼层
都是用过,VHDL语言严谨,但是VERILOG设计起来简单 快速
回复

使用道具 举报

发表于 2011-10-18 22:18:01 | 显示全部楼层
VHDL更严格些,verilog 灵活些,象Passcal语言
我用VHDL 设计,但是也看verilog和修改verilog程序。
回复

使用道具 举报

发表于 2011-10-21 15:46:15 | 显示全部楼层
一般公司都用verilog的多吧
回复

使用道具 举报

发表于 2011-10-22 11:03:00 | 显示全部楼层
verilog和后面的进化很多啊,vhdl没有进化了
回复

使用道具 举报

发表于 2011-10-25 12:37:50 | 显示全部楼层
都用了~但是主要还是verilog
回复

使用道具 举报

发表于 2011-10-25 15:34:46 | 显示全部楼层
习惯用VERILOG
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-8-4 13:13 , Processed in 0.067606 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表