在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: microeric

[资料] FIFO的Verilog源代码,可以任意调整深度

[复制链接]
发表于 2015-4-8 13:58:44 | 显示全部楼层
           回复 1# microeric
发表于 2015-4-9 13:51:45 | 显示全部楼层
3xxxxxxxxx
发表于 2015-5-9 10:14:18 | 显示全部楼层
谢谢分享!
发表于 2015-5-13 17:43:09 | 显示全部楼层
xilinx 的ip 中有这个
发表于 2015-5-13 19:55:03 | 显示全部楼层
异步FIFO都是用第三方的IP核 所以,用不上
发表于 2015-5-14 14:26:03 | 显示全部楼层
感谢分享!!!
发表于 2015-5-22 11:45:57 | 显示全部楼层
不错,可任意调整,比官方的好么
发表于 2015-6-10 08:09:31 | 显示全部楼层
感谢   好书
发表于 2016-1-5 09:39:15 | 显示全部楼层
好东西  任意深度的FIFO
发表于 2016-1-6 15:23:08 | 显示全部楼层
用工程里面有错~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 07:18 , Processed in 0.037018 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表