设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FIFO的Verilog源代码，可以任意调整深度
123456
返回列表 发新帖
楼主: microeric

[资料] FIFO的Verilog源代码，可以任意调整深度

[复制链接]
发表于 2016-1-8 23:17:31 | 显示全部楼层
谢谢分享。
回复 支持 反对

使用道具 举报

发表于 2016-1-15 22:58:46 | 显示全部楼层
thanks   myou
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-1-28 09:00:13 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

使用道具 举报

Austen
发表于 2016-8-21 21:20:59 | 显示全部楼层
正在学习。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-7-16 08:47:40 | 显示全部楼层
下来看看 不知道有没有异步
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-7-16 23:38:40 | 显示全部楼层

同步fifo.zip

2.09 KB, 下载次数: 395 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-9-17 09:33:29 | 显示全部楼层
赞一个
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-9-17 14:28:32 | 显示全部楼层
看看，是不是能用得上
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123456
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 04:41 , Processed in 0.016955 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表