《锁相环从入门到进阶到放弃》

bbbenjamin

回复 65# 胭脂盗

    1、在ken kundert的《Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers》还是不能正确地定义phase类型的端口，以及用white_noise和flicker_noise函数来模拟白噪声和闪烁 噪声。

2、在整数分频时，环路虽然稳定了，但是稳定前的过冲电压非常大，高到2.5v，而我电路准备用smic .18的库，所以电路级的控制电压只可能到1.8v（甚至由于考虑电荷泵等，实际控制电压到1.4v），不知道会不会到电路级这个模型就崩了？

3、在设计小数分频的△Σ调制器模块中还是有问题，别人的代码不能直接用，修改后，减少量化位数，环路有稳定的迹象，但是控制电压波动太大。自己根据池保勇的论文中的结构写的代码就完全不能出结果。


4、以上的问题准备暂时不花大量时间来做，先把vco的学习与设计提上日程，这关系到下半年的流片时间。

LZ你好，我做了一阵子PLL，一些建议：

1. Cadence自带的ahdl库中有PLL各模块的时域模型，可以参考。噪声函数可参见verilog-A的ref，有较详细的说明。
2. 整数环的带宽过小会有较大过冲，可以先用稍大带宽，待锁定检测OK或者等一段时间之后，环路稳定，再切回窄带宽。实际CPPLL中过冲大，则CP会进入非线性区，输出电流变小。
3. Sigma-delta代码参考《Integrated Circuit Design for High-Speed Frequency Synthesis》第四章和第九章。
链接：http://bbs.eetop.cn/thread-119868-1-1.html
4. 你在后续学习电路过程中遇到的大部分问题，应该可以在Razavi的射频微电子第二版中找到办法。当然，还有其他的，如果你有些时间，不妨一读：
Design Methodology for RF CMOS Phase Locked Loops
Phaselock Techniques 3rd
Phase-Locked Loopsesign,simulation and applications
Jitter, Noise, and Signal Integrity at High-Speed...
PLL Performance, simulation and design
CMOS PLLs and VCOs for 4G Wireless
等等等等
加油

yun11

学习学习

胭脂盗

回复 71# bbbenjamin

谢谢前辈指点！其中第一个问题用Verilog-A定义phase端口依旧无法定义！可能是本身软件的问题！其中第二个问题用vco控制电压有过冲的问题，我在把vco换成电路级，就没有过冲了！（不过我不太懂明白为啥）！
其中第三个问题暂时没有做！

胭脂盗

最近在做多频带VCO时，发现在设计电容阵列时，出现一个问题。因为我希望频带间隔一致。而f=1/2PI(LC)^(1/2),如果要保证频率是线性的，那么电容阵列变化是非线性的，是一条理想的曲线。
但是电容阵列值应该是符合这个公式。Ctune=K0*C0+K1*C1+K2*C2+K3*C3+K3*C3+K4*C4+Cbias，想问用什么样的办法求出各个电容组，而且实际阵列值与理想曲线拟合度更高！

胭脂盗

这是根据频率与电容的关系得到的理想曲线（电容与控制位）

胭脂盗

上图是根据f与c的关系得到的理想曲线（纵坐标是C，横坐标是控制位）

zs1647

我也是刚开始学。

hughhuang

回复 74# 胭脂盗


   我觉得你试图通过让电容非线性变化来保证KV的线性变化是不可取的，因为随着工艺尺寸的减小，很难保证电容器件制作出来的具体数值，尤其是版图不能保证很好地一致性的时候，但相对比例可以很好地保证（参考电流镜），所以通常做法是采用不同增益的电容阵列，比如CT、FT，甚至有人采用比FT更小KV的电容阵列，用大的电容阵列保证range，用小的电容阵列保证KV线性度（正常的KV曲线只要取的间距足够小，那么可以近似认为是线性的）。我的建议仅供参考，希望多多讨论共同提高

hughhuang

回复 74# 胭脂盗


   似乎没有理解你的意思……

胭脂盗

回复 79# hughhuang

我的意思是，通常我们把电容阵列做成按比例增长的，如果电容是按比例增加（也就是线性的），那么出来的频率带的间隔就不是一致的（前提是我们希望每条频带的增益基本不变），比方说第一条频带与第二条频带之间相差80M，而第十五条与十六条的频带之间就相差40M。也就是频率越高，频带越密集，频率越低，频带越稀疏！也就是你说的用大的电容阵列来保证频率范围一致性。