《锁相环从入门到进阶到放弃》

胭脂盗 · 发表于 2016-7-7 16:28:13

回复 40# yyyaaayyh

那现在是准备去哪发展

胭脂盗 · 发表于 2016-7-8 23:12:04

学了cppsim的基本操作以及在cppsim上设计和仿真小数分频频率综合器的流程之后，开始学《CppSim/VppSim Primer for Cadence》教程，但是在调用cppsim时，出错：未定义功能-runcppsim，也就是说，应该是我在配置cppsim时，有路径或者什么其他问题捕获.PNG

胭脂盗 · 发表于 2016-7-8 23:14:30

上图是教程中的，但是我在操作中，没有出现第二张图，而是报错 undefined function - runcppsimForm

这个问题好纠结啊，弄了好久还没弄好，求路过大神指点指点

shisq123 · 发表于 2016-7-9 16:44:05

祝你成功！共同学习。

shisq123 · 发表于 2016-7-9 16:51:37

"到放弃"?

胭脂盗 · 发表于 2016-7-9 17:03:16

回复 45# shisq123

现在还没到进阶这一步，怎么能放弃，哈哈

胭脂盗 · 发表于 2016-7-19 10:07:16

在昨天仿真锁相环时出现了一个奇葩问题。定义电荷泵的输出电流为100uA，而后面滤波器的电压却是在下降。
也就是说电荷泵这个模块是在抽取电流，而不是输出电流。这个非常的奇葩，我在仿真的时候探测电荷泵输出电流端口的电流大小，显示的是100uA。于是我另外搭建一个测试电路，用这个电荷泵的输出端加电阻负载（电阻另一端接地），最后发现电阻对地的电压是负的。而测试电荷泵输出端口的电流还是显示100uA，也就证明了，这里端口电流大小如果为正，那么代表的是外部输入电荷泵的电流（注意，电流方向是外部向模块内部），尽管在模块内部定义这个端口为输出端口。但事实上，电流的方向不是你定义为输出就是对外部输出的方向，而是相反的。
“奇葩思维”的原因是，我们使用Verilog-A描述语言，是描述电路，系统也是将它理解为一个电路模块，而真正的电路模块的端口是一个导线，导线是没有方向的。因此我们默认对一个电路的端口灌入电流的方向为正。

lepengfei · 发表于 2016-7-19 11:46:50

给卤煮顶一个！

胭脂盗 · 发表于 2016-7-19 12:25:19

回复 48# lepengfei

嘿嘿 3Q

semico_ljj · 发表于 2016-7-19 14:36:58

[原创] 《锁相环从入门到进阶到放弃》

站长推荐 /2