SRAM 选型和power分析求助

yaya126

SRAM 端口越宽，单次读写的power 越高，但throughput 也越大，意味着读写的access rate可以下降。
如果一条2560x20的SRAM, 在写入每个数据前先读走对应位置的数据，是选
1280x40 还是 640x80, 或者 2 x 640x40, 或者4x320x40 ?
功耗优先，面积的优先级可以降低。
total throughput 要求，每 5120 cycle, 完成 2560x 20 bit读 和 2560x20bit 写。

提供部分数据 TSMC40LP tt1p125c
2560x20 RD: 12.22,WR: 12.13, deselect: 0.255
1280x40 RD :14.40 WR: 16.18, deselect: 0.248
640X40: RD: 13.19, WR: 14.85, deselect: 0.254
320x40:  RD: 12.31  WR : 13.14, deselect:0.251


多谢解惑

yaya126

大神能否来解惑，1000信元酬谢

atomdust

从你给出的数据看，位宽和power的关系不是线性的，即位宽对于power不是很敏感。
如果考虑功耗，就是在最小位宽的情况下，尽量减少访问次数。
2560x20：读功耗=12.22*2560=31283.2
1280X40：读功耗=14.4*1280=18432
2X640X40：读功耗=2*13.19*640=16883.2
4X320*40：读功耗=4*12.31*320=15756.8
综合考虑功耗和面积，选择1280X40比较合适。

yaya126

回复 3# atomdust
那为什么不选4*320x40, 不是power更小吗， 如果不考虑面积的增长，或者说是用area换power.
从数据可以看出，SRAM 切得越小，Power越低，但我总隐约觉得这个结论不对，应该会有一个平衡点，多块SRAM 对比一块SRAM，在后端布局布线上是否有不同的要求？

atomdust

回复 4# yaya126
如果分的太细，面积会增大，在功耗相差不太大的情况下，选择面积小的。当然如果你只关心功耗，那可以选择4X320*40，这样对后端布线的影响也不是很大，要相信现在的后端布线工具是很强大的。

yaya126

回复 5# atomdust
是否还能分的更细，160X40， 直到SRAM 不能生成为止？
是否继续扩大位宽， 比如160x80?  这样能继续降低access rate.
是否有方法用脚本来辅助分析，power最优解，power/area 性价比最优解， area 最优解。
我听同事说，多块SRAM 摆放，之间需要留一定的距离，是否会让area撑得更大？
多谢探讨。

yaya126

"如果考虑功耗，就是在最小位宽的情况下，尽量减少访问次数。"
这个有点矛盾，在数据量一定的情况下，位宽高才能减少访问次数，不存在位宽又小，访问次数又少的case.

haimo

如果多块sram，就要加入地址译码的逻辑，要布局布线和延时上都没有优势吧

yaya126

回复 8# haimo
SRAM输出的数据一般都会打一拍再用， 所以地址选择增加的延时其实对timing没多少影响。
另外从lib看，地址译码逻辑对比读写power几乎可以忽略。

yaya126

up up,