PIPELINE adc仿真MDAC问题

YQyoyo · 发表于 2016-3-29 20:06:07

回复 7# leave22

您说的对，我的运放输入端的确是不能完全复位，在两个时钟相时候共模也有跳动，但是始终没有找到原因。不知道您有没有好的意见建议，谢谢

leave22 · 发表于 2016-3-29 22:39:07

回复 leave22

您说的对，我的运放输入端的确是不能完全复位，在两个时钟相时候共模也有跳动，但 ...
YQyoyo 发表于 2016-3-29 20:06

登录/注册后可看大图

大概率是开关不够理想，但具体原因比较多，跟每个人采用的结构有关系，不太好判断。

比如附件的这种结构，通过加大尺寸以及开关隔离能起到部分改进作用。

YQyoyo · 发表于 2016-3-30 09:02:35

回复 12# leave22

您好，我采用的是最基本的运放共享结构，电荷翻转式，您能否具体说一下，没太看懂你所说的开关隔离是怎么回事。谢谢

leave22 · 发表于 2016-3-30 11:33:32

回复 13# YQyoyo

要先找到您电路里reset不完全的具体原因才能判断。我说的开关隔离指的是输入端共模采样时候尽量避免其他信号线对这个点的干扰，如果是因为开关不够理想可以考虑用bootstrap开关。附图里的那个结构可以做到12b 200M。
您这个要做到什么指标？

YQyoyo · 发表于 2016-3-30 13:55:55

回复 14# leave22

附图2 我没有看懂，有没有paper之类。我的指标低12bit50M，但是我运放是工作在0.8V电源电压，其他模块工作在1.2V。所以我的Vcm选择400mV,Vref是300mV，其他都是最基础的运放共享结构，没有双输入。

leave22 · 发表于 2016-3-30 14:40:00

回复 15# YQyoyo
哦，明白了。你是opamp共享。我发的附件里是time interleaved，还不太一样。

不过方法都差不多，跟共模大小没关系，要找到干扰的具体原因才好判断。逐渐替换成理想的元器件看看吧。

YQyoyo · 发表于 2016-3-30 21:06:01

回复 16# leave22

应该不是开关问题，我有把开关全部理想化后仿真，输入端是这样子的
还有求开关隔离技术

leave22 · 发表于 2016-3-31 11:50:08

回复 17# YQyoyo

信息太少了。光看波形图不好判断。

开关隔离可能您已经用了，无非类似加开关断开敏感节点。

YQyoyo · 发表于 2016-4-1 09:01:08

回复 3# billl

您好，还有提问题麻烦您，我结构采用传统的运放共享结构，运放没有两输入，就是基本两级运放，为什么我运放满足第一级要求，但是在第二级中却震荡了，我是1.5bit一级，第一级采样电容cs=1.2p,cf=1.2p，第二级各为600f，翻转式结构。因为我觉得运放满足第一级要求，就必然满足第二级要求，但仿真却显示第二级开始MDAC波形明显震荡了。谢谢

YQyoyo · 发表于 2016-4-7 16:21:54

回复 5# billlin

您好，我有几个问题麻烦您，第一：为什么在运放共享结构中，我发现当我的运放满足第一级要求时，GBW却无法满足第二级要求；第二：我是12bit50M，理论计算所需GBW大概为546M，GBW*f(反馈系数1/2)大概280M,但在实际中我GBW*f已经达到360M左右，却依然无法满足50M采样率要求是为什么。谢谢

[求助] PIPELINE adc仿真MDAC问题

站长推荐 /1