PIPELINE adc仿真MDAC问题

YQyoyo

在运放共享结构中，tran仿真MDAC时候发现在CK2时钟相时，有一个尖尖凸起，不知道啥原因，麻烦各位啦

YQyoyo

回复 1# YQyoyo


咋没人回复呢

billlin

那是transition的暫態啊!
那是因為Pipelined ADC Clock 的Phase1 and Phase2 做成non-overlap Clock,
所以會有一小段時間OP是處在Open -Loop State,
所以OP 輸出會往0V or AVDD 跑,
自然會看到此現象,
您不用管此暫態現象,
您要管的是在時間結束之前,
您的電壓是否settling 到 0.1% 以內 ( Example : 10-bit ADC First Stage Output voltage)
這才是您要關心的

YQyoyo

回复 3# billlin

谢谢您的回复，我还有疑问，我关注这点的问题就是因为我的建立存在问题，在理论值为200mV时候，我的仿真结果达到20.568超出范围，我以为是因为这个尖尖的存在，导致在建立过程中充放电存在问题呢，不知道该如何理解这一现象。谢谢您

billlin

不大了解您要表達的意思?
您有翔詳細的圖嗎?

YQyoyo

回复 5# billlin


    我们看建立是看在CK1E由高到低跳变时刻处的输出值对吧,如图所示 ,在 CK1E由高到低跳变时候，我输入值是160mV，因为Vout=2Vin-Vref,我的Vref值为300mV,所以理论输出值应为20mV，仿真值应该低于20mV,但是我实际仿真值确实20.45mV。

leave22

回复  billlin


    我们看建立是看在CK1E由高到低跳变时刻处的输出值对吧,如图所示 ,在 CK1E由高到低 ...
YQyoyo 发表于 2016-3-29 14:47

                               
登录/注册后可看大图

    运放共享的方法有几种，你的具体结构是什么样的。
不准有可能包括：charge injection， 运放输入端reset不完全导致charge sharing等，从你的图看，大概只能判断出不是建立时间不够或者输入信号变化的缘故。

billlin

我想可能是 MOS Charge injection induce Offset ,
您試試看Vin=320mV,是否結果為: 340.45mV,
如果是的話,那可能是Offset,
對整體ADC ENOB不會造成影響的.
而且是否 1LSB >> 450uV,
那根本不用管450uV !

billlin

這可能是 MOS Charge Injection induce Offset,
您可以改變Vin,比如200mV,可能Vout=100.45mV,
既然是Offset,
就不影響Pipelined ADC 的linearity,
您的450uV是可以不用管的

YQyoyo

回复 9# billlin


    谢谢您