在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3124|回复: 4

[原创] Xilinx FPGA入门连载54:FPGA 片内FIFO实例之chipscope在线调试

[复制链接]
发表于 2016-3-4 13:05:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Xilinx FPGA入门连载54FPGA 片内FIFO实例之chipscope在线调试

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1jGjAhEm

1.jpg


1 FPGA在线配置


连接好下载线,给SP6开发板供电。

如图所示,在“Design à Implementation”界面下,首先选中“Hierarchy”下的“sp6.v”文件,接着双击“Processes: sp6”下的“Analyze Design Using ChipScope”。

2.jpg


在“ChipScope Pro Aanlyzer”界面中,点击菜单“JTAGChain à Xilinx Platform USB Cable…”。

3.jpg


随后弹出如图所示界面。大家可以尝试点击“Blink Cable LED”,相应的下载线上的LED将会闪烁,说明下载线连通正常。最后点击“确定”。

4.jpg


此时,我们看到“Project”界面下出现了两个设备,如图所示。选择第一个设备。

5.jpg


在第一个设备上单击鼠标右键,如图所示,选择“Configure…”。

6.jpg


接着弹出的配置界面中,点击“Select New File”,弹出右侧所示界面定位到当前工程所在文件夹下的sp6.v文件。完成后,点击OK


2 触发采样波形


此时,如图所示,我们可以双击“Trigger Setup”进行读写触发条件的设置,建议大家使用我们已经设定好的触发条件即可。

7.jpg


如图所示,我们单击菜单栏上的运行图标,然后双击“Waveform”查看波形。

8.jpg


我们设定触发条件为FIFO写使能信号上升沿时采样波形,采集到的波形如图所示。

10.jpg 9.jpg





发表于 2017-11-12 07:45:09 | 显示全部楼层
thanks for sharing
发表于 2017-12-7 18:53:16 | 显示全部楼层
谢谢分享,楼主辛苦了
发表于 2017-12-7 18:54:04 | 显示全部楼层
谢谢分享,楼主辛苦了
发表于 2018-1-5 13:05:23 | 显示全部楼层
回复 1# 特权fpga

thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 01:36 , Processed in 0.023122 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表