12B125M HS-SAR ADC in 28nm 的一点测试结果哈~

xuriver2012 · 发表于 2016-2-16 10:19:11

是一个很牛的东西，能够做到量产就更牛了

iclover654321 · 发表于 2016-2-22 16:36:01

回复 1# sumig

楼主应该没有采用timing interleave吧？

iclover654321 · 发表于 2016-2-22 16:39:45

回复 4# sumig

看楼主做了两种采样时间的版本，一种是1/4周期采样，一种是1/2周期采样，是否意味着后一种的转换时间比第一种要少1/4个周期，谢谢！

rocket_wang · 发表于 2016-2-26 10:37:42

楼主做的很棒！
小弟也在做这方面的东西有几个地方请教。
1.比较器的VCM是固定还是向上还是向下变化的？比较器的输入时NMOS还是PMOS。比较器offset如何解决？
2.calibration 是怎么做的，是cap 误差和 comp offset 一起校正，还是Cap 每一bit 做校正？
3.电源如果加r的话，IR drop 怎么办？

谢谢

sumig · 发表于 2016-2-27 20:43:29

回复 84# rocket_wang

VCM_comp固定即可，当然如果是switchback 或者monotonic 的方式的话，VCM_comp就是变化的了；没有用calibration，依赖于layout matching，当然配合calibration可以获得更小的电容面积；offset不做处理，芯片测试表明tt/ff/ss的样片，DC offset基本在都在10个LSB以内。

sumig · 发表于 2016-2-27 20:45:17

回复 83# iclover654321

是的，这个主要是看系统是否可以提供给2被钟，如果可以提供，可以通过挤压采样时间来获得更多的转换时间，以获得更高的整体采样速度，但是坏处是提高了前段驱动器的驱动要求。

sumig · 发表于 2016-2-27 20:46:22

回复 79# ericking0

这一个是没有内置驱动buffer的，采样电容看上去确实还是可以优化的哈。

nm2012 · 发表于 2016-2-27 20:53:22

哇塞，SAR有效位数做到了10位，膜拜，用了电容校准吧

sumig · 发表于 2016-2-27 20:56:22

回复 88# nm2012
这个还是没有的哈，另外良好的layout matching，获得10bit~11bit之间的精度在高级制程上不是件难的事情。

nm2012 · 发表于 2016-2-27 21:00:35

本帖最后由 nm2012 于 2016-2-27 21:04 编辑

回复 89# sumig

没用过28nm，不过不是电容越小失配越大么，你这是mim还是mom电容啊，3段还是2段还有，请问参考buffer是开环的还是闭环的，输入buffer功耗多大呢，很好奇啊

[原创] 12B125M HS-SAR ADC in 28nm 的一点测试结果哈~

站长推荐 /2