关于异步电路设计疑惑

lilehuai · 发表于 2015-12-6 17:54:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大神好～本人在校小硕，boss最近让做pci to ahb转换桥，传一位数据的时候用的是握手的办法，但vcs仿真时慢信号采不到快信号的握手，modelsim就可以，想问下vcs是不是在采沿后的值啊？是不是需要代码加delay？还有异步时钟同步用两级触发器来减少亚稳态，我用握手的办法传一位数据那么握手信号还需要再经过两级触发器同步吗？最后一个问题：现在老师给了块带pci接口的fpga，和pci topcie的转接卡，还有一个带pcie接口的主机板，要用这些联合验证pci 2ahb的转接电路是否正确能跑起来，给了我一堆pcie phy的verilog代码，让我连起来，对phy一头雾水，具体怎么弄啊？验证这个过程跟phy有关系么？求大神细细解答下，不胜感激～

justfigo · 发表于 2015-12-7 20:46:40

回复 1# lilehuai

请问你用握手的办法传一位信号，是检查上升沿吗？
如果检测上升沿的方法应该需要对这一位信号寄存两次。

lilehuai · 发表于 2015-12-7 21:57:53

本帖最后由 lilehuai 于 2015-12-7 21:59 编辑

回复 2# justfigo

我没有寄存两次，因为快时钟比慢时钟快很多，用慢时钟的上升沿采快时钟的信号采不到，就用握手让快时钟的信号保持不变直到慢时钟采到才变，但这样做vcs才不到沿前的值，modelsim就可以，应该以哪个为准呢？

justfigo · 发表于 2015-12-7 22:48:57

回复 3# lilehuai

不同的仿真器在算法上不同，这个是正常的，你可以加一点delay试试，这样两种工具应该都能检测到。

caojun121123 · 发表于 2015-12-8 16:05:05

你这样的方法握手信号回去还需要跨时钟，你可以尝试这样处理，在快时钟下产生这样一个信号，当被采样的信号产生时，这个信号取反一次，在慢时钟下采这个信号，这个信号的上升和下降沿就是你采到慢时钟下的信号了

franksheen123 · 发表于 2015-12-8 17:19:40

謝謝分享

lilehuai · 发表于 2015-12-10 07:57:21

回复 5# caojun121123

谢谢大牛解答～我试试

ddxx · 发表于 2015-12-10 08:24:23

回复 1# lilehuai

这个是与时钟频率无关的同步机制，你参考一下。

yydianzi · 发表于 2015-12-10 17:29:55

复杂的同步机制不如将信号周期延长

lilehuai · 发表于 2015-12-12 23:53:53

回复 9# yydianzi

信号延长的做法貌似不可靠，对两个频率和相位有严格限制吧应该

[求助] 关于异步电路设计疑惑

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1