在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: JoyShockley

[讨论] 关于Analog/Mixed-Signal Verification, Behavior Modeling的讨论

[复制链接]
发表于 2015-5-21 22:23:16 | 显示全部楼层



However, if there is analog stuff included in behavior model with verilog-ams, analog sim engine will be invoked, and matrix of differential equations will be setup and resolved iteratively, which slows down the speed.
发表于 2015-5-23 21:06:20 | 显示全部楼层
thnx!
发表于 2015-6-18 00:23:33 | 显示全部楼层
谢谢楼主,哦不对,版主
发表于 2015-7-22 19:21:26 | 显示全部楼层
这真是个绝世好帖子!!!!
发表于 2015-7-31 01:54:11 | 显示全部楼层
这种行为建模是在SoC级真正的关键。特别是随着增加在芯片上混合信号IP数量,仿真时间已经成为相当关注
发表于 2015-7-31 10:03:35 | 显示全部楼层
不错,如果有这方面的一个项目实例教程就更好了
发表于 2015-9-4 23:08:25 | 显示全部楼层
thnx!
发表于 2015-10-4 01:12:05 | 显示全部楼层
thnx!
发表于 2015-10-5 22:23:34 | 显示全部楼层
看一下~~
发表于 2015-10-23 10:50:19 | 显示全部楼层
太棒了,這篇好有幫助 謝謝分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 23:22 , Processed in 0.027013 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表