关于Analog/Mixed-Signal Verification, Behavior Modeling的讨论

huminsky

Verilog-A is answer

JoyShockley

回复 11# huminsky


    In conclusion, modeling AMS components using Event-Driven modeling techniques in order to significantly increase the simulation speed requires having all of the design written in digital and using Event-Driven modeling techniques. Having any portion of the design at the transistor level or written in AMS HDL languages (Verilog-AMS) will degrade the simulation speed significantly, down to the same order of magnitude as any AMS simulation.

zhosom

看看是否有帮助，谢谢！

JoyShockley

有新的更新，见1L

风语麦加

不错，学习了

风语麦加

不错，学习了

何大爷

谢谢分享

miss_u_2

mark 下

lsh0211

大规模数模混合电路建模验证分析：理论，方法，工具

Hu, Y Z
State Key Lab of ASIC & System, Fudan U ...
JoyShockley 发表于 2014-11-17 13:22

                               
登录/注册后可看大图

Good！   这个还是很有必要的！
MATLAB建模主要是系统级别的，验证架构、系统的性能和可行性。但在具体的电路block设计完成后，如果不能把analog和digtial放在一起进行功能验证，一些逻辑、控制、不同电源、内部电源（例如LDO），初始化，电路不同条件下的工作过程、功能，analog/digtial借口交互行为不能验证的话，完成靠手工分析，很容易遗漏或者出错，尤其是电路规模很大的时候。
           上周刚完成一个新系统的设计和验证工作。 基本情况如下：
     analog circuit+Verilog仿真，显示需要时间约15~20天，中断仿真，直接放弃了！
     替换analog中的oscillator和DFF触发器，使用verilog-A实现，需要时间2~3天！  也放弃了
     把analog中的oscillator和DFF使用verilog实现，analog中所有涉及到clock的block，例如charge pump,都用行为级verilog-A描述，时钟不参与操作，大大减少了模拟器计算的次数，仿真时间约2~3小时。

gaojun927

good topic.