为什么TIRLHD会连接PAD的E3V，造成DRC违规！！！

罗蒙 · 发表于 2015-5-7 10:34:08

本帖最后由罗蒙于 2015-5-7 11:27 编辑

QQ截图20150507104009.png

如上图所示，为什么routing后，TIFLHD这个cell会与pad的E3V进行布线,造成大量DRC违规！！注：信号pad连接TIFLHD/TIFHHD是正确的，但是电源pad的E3V却与TIFLHD/TIFHHD进行连接，造成很多DRC违规！！！

lianjiakuang · 发表于 2015-5-7 10:34:09

工具把floating的E3V pin都给tie掉了。你可以创建一条net，把所有E3V pin都连到这条net上，然后设置这条net freeze route，工具应该就不会动这些E3V pin了。

罗蒙 · 发表于 2015-5-7 14:49:14

回复 2# lianjiakuang

很感谢您！！！

jiazhang · 发表于 2015-5-7 23:18:29

回复 3# 罗蒙

请问你的这个问题解决了没；是如何解决的；多谢！

icfbicfb · 发表于 2015-5-8 06:34:24

网表里面已经1'b0 了，你可以write_verilog出来看看，断开掉

罗蒙 · 发表于 2015-5-8 10:17:07

回复 4# jiazhang

可以按照lianjiakuang 说的方法做，现在还在修改中！

罗蒙 · 发表于 2015-5-8 10:45:48

回复 5# icfbicfb

版主，您好！我write_verilog后，如何将E3V与1‘b0或者1’b1断掉啊？断开后新的网表那得重新从init-floorplan-placement-cts-route这个流程重新再跑一遍吗？

[求助] 为什么TIRLHD会连接PAD的E3V，造成DRC违规！！！