在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 14092166

[求助] 求助一个带隙基准电路

[复制链接]
 楼主| 发表于 2015-5-6 15:38:57 | 显示全部楼层
回复 21# 彩戏师


   主要是感觉差分运放应该是一个对称的结构,特别是输入管,一边采用负反馈电阻,另一个也应该采用吧,不然运放的失调怎么考虑呢?这也是我个人观点,最好能有相关书将这样的电路结构是最好不过了
发表于 2015-5-6 15:45:34 | 显示全部楼层
回复 22# 14092166

 楼主| 发表于 2015-5-7 08:59:37 | 显示全部楼层
顶一个。。。。。
 楼主| 发表于 2015-5-7 14:37:41 | 显示全部楼层
再顶一顶,大神出现吧。。。。。。。。
 楼主| 发表于 2015-5-8 08:57:18 | 显示全部楼层
求大神。。。。。
 楼主| 发表于 2015-5-8 17:06:33 | 显示全部楼层
顶一顶。。。大神出现
发表于 2015-5-8 17:48:12 | 显示全部楼层
回复 1# 14092166


   1.先说下从哪儿弄来的电路,能保证准确性么
   2.如此奇葩的BGR,到底是出于什么目的。
 楼主| 发表于 2015-5-8 20:07:38 | 显示全部楼层
回复 28# zjsihongwei

凌特公司的带隙电路,能保证电路的准确性吧。。。
发表于 2015-5-9 05:55:16 | 显示全部楼层
vref上面的pmos的gate接哪里?
另外最好把尺寸显示出来。
发表于 2015-5-9 20:25:13 | 显示全部楼层
属于基本结构的改进,但不知道该基准的特点,方便透露产品型号嘛?根据其对Veference的spec认识优点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 11:13 , Processed in 0.020390 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表