求助一个带隙基准电路

14092166

回复 9# m2ic


   感谢你的回答，但是我有几点疑问，先把你的回复重述如下
   右邊電路部份是啟動電路外加判定，基準電路是否OK，左邊是電路主核心
具體看你可以拆成幾部份看
最左邊你可以看成是個表示電路產生I1=Delta Vbe（Q1/Q3）/R BIAS 电流 中间部分是一个产生电流为I2=Delta Vbe（Q1/Q2）/(2*R1) ， 最左邊上面NMOS 流過的DC 電流 即是兩者之差 即In=I1-I2 如果电流镜比例为1：1
BGR 数值测试VBEQ1+ I2*(R2+Rx)
整个电路则是 一個負反饋 你可以看成3个小环 即bias 电路(local feedback)+ local feedback (Q2+R2)+ loca feedback (Q4+Source Follower + VREF)  具体如何断loop有多种断法 取决于自己怎么看着舒服 怎么去断，每个人或许有不同的断法



    我想问的是I1=Delta Vbe（Q1/Q3）/R 这个成立的条件是Q1和Q3的集电极电压要相等的吧？（或者说流过Q1和Q3的电流相等）这里怎么保证它是相等的？
     另外，中间I2=Delta Vbe（Q1/Q2）/(2*R1)的电流应该也有条件才能成立吧？比如说A点和B电压嵌位相等什么的。。。
      期待你的解答，谢谢。。。这是凌特的片子里面的芯片，学生一般会搭比较常规的电路吧

14092166

回复 7# qiuhewufeng


   西电微院的，我是学号党

suifengpiaoyang

Q3 和Q4应该是保证A和B相等的运放输入端，但是运放的负载不是很清晰，电路再整理整理。
这个电路和这个很像
http://bbs.eetop.cn/thread-482081-1-1.html

semico_ljj

彩戏师

二极管Q3,Q4作为放大器的两个输入端，Q4上面的p管（称作P1）把最左边Q3的电流复制过来，在Q4和P1之间对Q4和Q3电流作差，即为放大器的输出；然后又经过共源放大器连到了Vref，最右边是一个负反馈，完成A，B节点电压的钳位（P1）。

14092166

回复 15# semico_ljj

大神不要这个表情，好不好啦。。。

14092166

回复 16# 彩戏师


   你说的Q3 Q4作为运放的输入端，Q3的m值是2，且加了个源级负反馈电阻，还可以看成是差分输入？

14092166

回复 15# semico_ljj


   大神，我看到你说这是一个最最简单的电路，书上有说明？我怎么觉得这样的带隙结构很少见啊？这里A,B点怎么嵌位？上楼有人说了相关的理解，我也提出了我的疑问，你给看看吧。。。万分感激

14092166

回复 14# suifengpiaoyang


   对，我看了那个贴子，是很像，但是回帖的人也比较少，也没有解答清楚

彩戏师

回复 18# 14092166

负反馈为了稳定电路，不会改变差分结构吧，至于具体参数，那得是后来调试后在改进了，个人认为电路是这么工作的。