在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21485|回复: 23

[求助] min pulse width违例 如何修【已解决】

[复制链接]
发表于 2015-4-7 13:40:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 jiazhang 于 2015-4-8 09:11 编辑

cts之后出现 min pulse width的违例, 用命令检查transtion,没有错误
icc_shell> report_clock_tree -drc_violators
****************************************
Report : clock tree
Design : demo00_top
Scenario(s): func_wcl_cmax
Version: H-2013.03-ICC
Date   : Tue Apr  7 13:45:02 2015
****************************************
============================Report for scenario (func_wcl_cmax)=============================
Warning: Float pin scale factor is not set for the 'max' operating condition of scenario 'func_wcl_cmax'.  Skews may be inaccurate. (CTS-376)
------------------------------------------------------
DRC violations on clock tree
Clock Tree Name                   : clk
Scenario Name                     : func_wcl_cmax
Clock Root Pin                    : clock
------------------------------------------------------
Number of MaxTran Violators       : 0
Number of MaxCap Violators        : 0
Number of MaxFanout Violators     : 0


查看layout,看到之前设置的buf,inv也都在clock path上,

时钟周期是3ns

请问这个该如何解决呢?
 楼主| 发表于 2015-4-7 13:41:32 | 显示全部楼层
33333.jpg
发表于 2015-4-7 13:47:52 | 显示全部楼层
通常不用修, 因为.lib 里面的min pulse是很小的一个值,即memory能工作的最小允许的clock period值,
比如1Ghz 或几百Mhz, 而设计里面通常不需要这么快
 楼主| 发表于 2015-4-7 13:59:13 | 显示全部楼层
回复 3# icfbicfb
版大,lib里的是很小,但我这个跑完之后,需要的更小啊,要不应该就不会违例了吧! 我的是3ns也有300MHz;

这个违例是不是说:比如我的库允许我只能跑100MHz,但我硬要跑300MHz,所以出现了违例;


我看PT guide上说,如果有这个违例,可能会允许逻辑错误的;这个就直接过去,不用修吗?
 楼主| 发表于 2015-4-7 14:02:15 | 显示全部楼层
回复 3# icfbicfb
33333.jpg
 楼主| 发表于 2015-4-7 14:09:53 | 显示全部楼层
回复 3# icfbicfb

版大,我用report_min_pulse_width报了下,确实lib中stand cell的min pulse width都很小,但latch的比较大,而这里的违例也正是latch的;

                      Required      Actual
  Pin                pulse width   pulse width   Slack           Scenario
--------------------------------------------------------------------------------
  clk_gate_DataOut_reg/latch/CLK(low)
                      2.41          1.99         -0.42 (VIOLATED)
                                                                 func_wc_cmax
  MEM_Data_reg_13__0_/CLK(low)
                      0.41          1.98          1.57 (MET)     func_wc_cmax
  DataOut_reg_2_/CLK(low)
                      0.41          2.00          1.59 (MET)     func_wc_cmax
  DataOut_reg_3_/CLK(low)
                      0.41          2.00          1.59 (MET)     func_wc_cmax
  DataOut_reg_6_/CLK(low)
                      0.41          2.00          1.59 (MET)     func_wc_cmax
发表于 2015-4-7 18:02:28 | 显示全部楼层
latch是icg吧,自然有clock gating check来保证的

我印象中没有修过min pulse width的问题的
发表于 2015-4-7 18:02:31 | 显示全部楼层
latch是icg吧,自然有clock gating check来保证的

我印象中没有修过min pulse width的问题的
 楼主| 发表于 2015-4-7 19:05:37 | 显示全部楼层
回复 8# icfbicfb
恩 是icg;就是担心片子出来之后 不能工作
发表于 2015-4-8 09:51:06 | 显示全部楼层
我觉得不会, 只要其他timing clean就行
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 08:24 , Processed in 0.026016 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表