请问各位setting time跟什么有关呢？

Luxuchang

我设计的一个一级折叠式运放被要求setting time为20ns，但仿出了2us，该怎么解决啊！！！还有我的单位增益带宽要求18M，现在只有10M，增益倒是有83db，该怎么把setting和带宽达标啊，求助各位大神指导，新手刚上路。

Luxuchang

我仿真的时候接成单位增益缓冲器，另外加了5pF负载电容

zh867

回复 2# Luxuchang


   带宽啊，首先，降低你的增益，去提高带宽，在保证gm不变的情况下，把你的输出电阻降低，此时你的主极点会远离原点，即你的-3dB带宽会变大，增益带宽积就会提高。setting time 和你的增益带宽积有关系，即和你的-3dB带宽有关系。
测试建立时间，运放接成单位增益负反馈形式即可，无需加负载电容.(加负载电容，那是测试SR，压摆率)。
测试建立时间时，你添加的阶跃信号幅值大小和你的阶跃信号延迟时间T，构成的阶跃信号，通过运放进行发达，时域信号，转化成频域时，频域的高阶成份，的频率不能超过你的-3dB带宽，否则，运放响应很慢。你的上升时间会很长。
把带宽提高了，相信你的setting time 就能符合要求了。
其次，我也是模拟IC刚入行，目前也正在折腾折叠式运放。
不知道楼主可以把要求的指标共享一下吧。
一起交流一下。

Luxuchang

回复 3# zh867

呵呵，我也刚入门，导师的要求下看了半学期书和做习题，主要看Razavi的，现在边做电路边看ALLen的，感觉对设计很有用，还有池宝勇的

victor0o0

理论上18M GBW的到90%的settling time 就是20ns
10M GBW的settling time 也有40ns，你的才2us，slew rate太低了？

Luxuchang

回复 5# victor0o0

是的，我不清楚SR和setting time之间的关系，请问下您它们之间有相关公式吗？

zdcyf0202

增大电流后,看看是不是变高了

Luxuchang

回复 7# zdcyf0202

你是说增大压摆率吗？我尝试一下，其实我已经用的很高的电流了（差分输入管和折叠共源共栅支路各40u）,总共要求不超过150u

zdcyf0202

回复 8# Luxuchang


    负载加电容了吗?应该有一个10p的电容

Luxuchang

回复 9# zdcyf0202

加了5pF的负载电容,而且这个负载电容是系统要求，不能改；要求折叠式共源共栅部分和偏置部分总共150uA左右。