在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4567|回复: 6

[求助] 带IO Cell的PLL如何添加电源pad[已解决]

[复制链接]
发表于 2015-1-5 18:05:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 fudanhyx 于 2015-1-7 13:49 编辑

目前有一个PLL的IP想加入到当前的设计中,该PLL电源自带了IO cell,一共有6个电源pin,如下图: 2015-01-05_175325.png

前端例化该模块时,不知道该如何处理这几个pin,都接到了pll_*的signal变量上,综合后相应pin都变为logic 0. 这样例化是否有问题?

这6个pin中,VCC18A,VCC18D,GND18A,GND18D自带了IO cell, VCCK和GNDK则需要与power ring连起来
2015-01-05_174553.png


本人初学者,没有相关经验,所以想请教下大家,应该如何添加电源pad,并将其与相应IO Cell连接起来?
非常感谢!
发表于 2015-1-6 00:48:01 | 显示全部楼层
就跟其他Hard macro一样,大多数netlist都不带power的,在PR记住接上就好了
 楼主| 发表于 2015-1-6 11:37:49 | 显示全部楼层
回复 2# zero_0

我在top中将pll的power pin引出,然后在pr中再连上可以么?pad的添加呢,我在pll IP的手册中看到

When integrating this PLL block into the chip layout, please place a short and wide metal line between the I/O cells and the bonding pad.


但我不是很清楚具体怎么操作,bonding pad也可以在encounter中添加么?
谢谢!
发表于 2015-1-6 11:58:00 | 显示全部楼层
解决方案有很多。
1、从你的思路来看,在网表中连接到了逻辑0,那么在综合后输出时,需要从输出的网表中手动将对应的pin连接到对应的地,否则lvs会遇到麻烦。
2、那段英文的意思是让你电源线连的扎实一些。bonding pad也是要添加的。可以在布局时添加,也可以在最终gds上添加,取决于你的pad的设计。
发表于 2015-1-6 20:43:00 | 显示全部楼层
回复 3# fudanhyx


    “我在top中将pll的power pin引出,然后在pr中再连上可以么?”当然可以
    “bonding pad也可以在encounter中添加么?” 能在PR解决的都在PR解决,为了ECO着想。PAD做成一个hard macro就好了,自己写个空的.lib
 楼主| 发表于 2015-1-7 13:48:55 | 显示全部楼层
非常感谢楼上两位的解答!我先尝试下
发表于 2021-6-27 18:25:48 | 显示全部楼层
请问楼主的最终解决思路是什么呢,我们用的应该是同一个库,困扰了好久了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 05:18 , Processed in 0.022040 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表