tapless工艺，多VSS，LVS过不了，

z1zzyzzy · 发表于 2014-12-13 15:32:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 z1zzyzzy 于 2014-12-13 15:56 编辑

这两天看遍了论坛这方面的帖子，版图是tapless工艺，由于有IP，PAD，还涉及到了多VSS的情况，用的是SMIC 65nm工艺
这两个问题怎么解决啊。
对于多VSS的情况，我按照论坛上说的，用SUBD把PAD和IP覆盖住但soft connect的问题还是有
我是这样覆盖的，蓝色的线就是SUBD层，不知道是不是覆盖不对。。。

现在 soft connect的问题集中到一个地方来了，之前是在分散的

然后还有tapless 的问题，这个帖子里面的方法我用过了，不太好使，http://bbs.eetop.cn/thread-439296-1-1.html
我在这个帖子里面看到（http://bbs.eetop.cn/thread-317187-1-1.html） “单独标准单元的井是通过在同一条ROW上的TAPCELL来连接的。在V2LVS的过程中，需要为每个STD调用的地方为其加入这个端口的连接。（ICC 出的Verilog里面没有这个端口）”

请问下怎么在V2LVS的过程中把这个端口加进去？？？我现在的V2LVS是这样的

icfbicfb · 发表于 2014-12-15 07:53:08

1）第一个问题，通常是覆盖整个IP区域，实在还有，但是不影响lvs，也就算了，
反正就是2个地的问题，不用care

2）tapless flow很正常，直接*.global VNW VPW
*.connect VPW VDD
*.connect VNW VSS
即可，要把spice改下，  tapcell本身不需要出现在spice里面，