at speed test中OCC控制器

hzdzkjly · 发表于 2014-8-8 11:30:41

您需要登录才可以下载或查看，没有账号？注册

x

项目中用到at speed test测试，如下图OCC控制器的结构里，ref_clk该如何定义？

OCC控制器

shallsure · 发表于 2014-8-10 10:47:15

定义两个ref-clock,一个是UPLL1的source clock，另一个是UPLL2的ref-clock（也就是PULL1的输出）。
个人理解，一起讨论

hzdzkjly · 发表于 2014-9-24 18:11:01

回复 2# shallsure

朋友我项目里用到的是环振，不需要外部的reference clock，逻辑图如下

请问这个OCC控制器是插入在OCC_1还是OCC_2的地方？ref_clk 又该怎么定义呢？

ljjbunny · 发表于 2014-9-25 15:22:14

occ1 occ2 都要插把，一个source clk 一个generate clk

williamliwei · 发表于 2014-9-26 15:11:34

插入点引入guide buffer既可，只要保证PLL clock free-running

hzdzkjly · 发表于 2014-9-26 18:01:10

回复 4# ljjbunny

朋友，环振没有参考输入时钟的，靠内部反馈产生时钟，这个是没有输入的参考时钟(ref_clk)的！你说的source clock是指的是OCC里的pll输出的时钟吧?

hzdzkjly · 发表于 2014-9-26 18:02:56

回复 5# williamliwei

谢谢指点，你说的插入点是指哪个呢？

[求助] at speed test中OCC控制器