【已解决】怎样约束两个信号，使它们之间的时序偏差小于一定值？

shuanghx · 发表于 2014-7-15 14:46:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 shuanghx 于 2014-7-16 21:32 编辑

有两个输出端口a、b，属于同一个时钟域，要求两者之间的时间偏差小于1ns。举个例子，如果a的arrival time 是5ns，则要求b的arrival time在 4~6 ns 之间。怎样约束？

icfbicfb · 发表于 2014-7-15 15:16:44

把a，b设为related to 某个clock（一般port都是有这个约束的），然后设置合理的output delay即可，

shuanghx · 发表于 2014-7-15 16:08:49

本帖最后由 shuanghx 于 2014-7-15 16:22 编辑

回复 2# icfbicfb

假设时钟周期是10ns, setup 时间Tsu，hold时间 Thold
set_output_delay -max 8 [get_ports {a b}]
set_output_delay -min -1 [get_ports {a b}]

则a、b的arrival time都在 (1 + Thold) ~ (2 - Tsu) 之间，a、b的偏差一定小于（1 - Tsu -Thold)
版主是这个意思吗？

icfbicfb · 发表于 2014-7-15 21:46:59

差不多，跑完place看看timing即可，

[求助] 【已解决】怎样约束两个信号，使它们之间的时序偏差小于一定值？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2