OpenMIPS实践版（Verilog HDL）发布

leishangwen · 发表于 2014-6-16 13:43:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

实践版OpenMIPS处理器的设计目标就是在教学版OpenMIPS处理器的基础上添加Wishbone总线接口，这样就能方便的将其挂接在Wishbone总线上，从而可以使用大量开源的SDRAM、Flash、GPIO、UART、LCD等模块的控制器，组成一个SOPC，完成特定功能，成为一个能发挥实际作用的处理器。

以下是实践版OpenMIPS（Verilog HDL）代码

OpenMIPS实践版（Verilog HDL）.rar (30.71 KB, 下载次数: 705 )

稍后会有基于实践版的SOPC、相关文档上传

kaizige521 · 发表于 2014-6-16 15:49:37

顶一个，等了很久。

zhangjr · 发表于 2014-6-19 21:53:22

楼主，你好，最近我在看你的verilog的实践版，发现在regfile.v中，写寄存器那个always块中的if没有写else，这样在综合的时候会形成锁存，是否可以改进，写完整if-else逻辑呢，还有就是教程只有VHDL版，有没有verilog版本呢？

leishangwen · 发表于 2014-6-22 00:12:05

回复 3# zhangjr

本来就要锁存的，不需要添加else
Verilog HDL版本的说明会在稍后上传

gmhuang · 发表于 2014-6-29 11:20:08

楼主，你好！我有一个问题：这个MIPS只支持整数指令集的话，在使用交叉编译器的时候需要额外的控制其不使用浮点指令吗？还是只要程序里面不定义浮点类型的数据就行？

leishangwen · 发表于 2014-6-29 22:52:27

回复 5# gmhuang

不用就可以了

hfyfpga · 发表于 2014-6-29 23:29:33

顶一个，

gmhuang · 发表于 2014-6-30 17:35:35

期待楼主加入浮点运算，哈哈

脚步足迹 · 发表于 2014-7-7 17:23:23

期待楼主的SOPC~

leishangwen · 发表于 2014-7-8 13:30:16

回复 9# 脚步足迹

欢迎到http://blog.csdn.net/leishangwen/article/details/36875581查看OpenMIPS的详细信息，会陆续上传

[原创] OpenMIPS实践版（Verilog HDL）发布

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2