OpenMIPS实践版（Verilog HDL）发布

sk8908 · 发表于 2016-9-8 20:39:51

顶一个，纵欲找到了

liyuli@111 · 发表于 2016-11-7 09:14:44

顶一个

my8310291 · 发表于 2017-4-25 16:52:25

下来看看看看，谢谢。

Desingman · 发表于 2017-6-9 23:31:03

本来就要锁存的，不需要添加else
Verilog HDL版本的说明会在稍后上传

acer1128 · 发表于 2017-7-21 10:29:31

实践版OpenMIPS处理器的设计目标就是在教学版OpenMIPS处理器的基础上添加Wishbone总线接口，这样就能 ...
leishangwen 发表于 2014-6-16 13:43

登录/注册后可看大图

Thanks ..........................

babikambing · 发表于 2017-10-21 19:32:20

回复 1# leishangwen

thanks for sharing

dreamfly123123 · 发表于 2018-1-10 18:57:28

期待楼主加入浮点运算，哈哈

chengruiqi · 发表于 2018-4-18 00:07:42

按照书上的流程烧写到DE2的板子里了，但是GPIO的验证没有现象，在检查问题出在哪里了。有一个问题就是SDRAM的ADD有13位但是板子上就只有12位是这个地方有所影响吗？

ikanbilis · 发表于 2018-5-6 22:04:58

回复 1# leishangwen

感谢楼主分享

yoof2000 · 发表于 2018-11-12 17:07:50

。。。。。。。。。。。。。。。。。。。

[原创] OpenMIPS实践版（Verilog HDL）发布