在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: leishangwen

[原创] OpenMIPS实践版(Verilog HDL)发布

[复制链接]
发表于 2016-9-8 20:39:51 | 显示全部楼层
顶一个,纵欲找到了
发表于 2016-11-7 09:14:44 | 显示全部楼层
顶一个
发表于 2017-4-25 16:52:25 | 显示全部楼层
下来看看看看,谢谢。
发表于 2017-6-9 23:31:03 | 显示全部楼层
本来就要锁存的,不需要添加else
    Verilog HDL版本的说明会在稍后上传
发表于 2017-7-21 10:29:31 | 显示全部楼层

Thanks ..........................
发表于 2017-10-21 19:32:20 | 显示全部楼层
回复 1# leishangwen


        thanks for sharing
发表于 2018-1-10 18:57:28 | 显示全部楼层
期待楼主加入浮点运算,哈哈
发表于 2018-4-18 00:07:42 | 显示全部楼层
按照书上的流程烧写到DE2的板子里了,但是GPIO的验证没有现象,在检查问题出在哪里了。有一个问题就是SDRAM的ADD有13位但是板子上就只有12位是这个地方有所影响吗?
发表于 2018-5-6 22:04:58 | 显示全部楼层
回复 1# leishangwen


    感谢楼主分享
发表于 2018-11-12 17:07:50 | 显示全部楼层
。。。。。。。。。。。。。。。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 14:10 , Processed in 0.037990 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表