formal问题

liyanyu_1987 · 发表于 2014-5-30 14:23:37

您需要登录才可以下载或查看，没有账号？注册

x

在做fm时，netlist2netlist, 子模块的input是浮空的，这样会导致fm的结果FAILED，请问怎么解决这个问题，让fm忽略这个问题。
set verification_set_undriven_signals 0:X 看上去不是解决这个问题的方法。

liyanyu_1987 · 发表于 2014-6-2 11:32:21

自己顶一下，求大神解答

pp_hong · 发表于 2014-7-6 14:05:10

没太看明白，子模块连接输入悬空是个什么意思？两个netlist的子模块输入都是悬空？

sjtusonic · 发表于 2014-7-6 21:01:11

输入端悬空会导致Gate端悬空吧？需要确认不会导致电路亚稳态。

子模块是bbox吗？

liyanyu_1987 · 发表于 2014-7-7 10:19:03

input端口没有驱动，是做过ECO的脚本，现在暂时我将输入强制为0，formal通过了，但不知道这是不是个好的办法

Jayshier8410 · 发表于 2015-1-31 16:14:25

youqingbangding

houduansheji · 发表于 2015-2-2 08:45:56

回复 5# liyanyu_1987

端口悬空不符合设计规范，让开发修改代码接死吧，你的方法也可以，但要做好沟通，设case一般是开发提的～～

ytyuyh · 发表于 2015-2-2 09:40:54

youqingbangding

taotao_ic · 发表于 2015-2-2 11:37:04

我的理解，所谓子模块指的是你已经把它变成blackbox 去比的。这样所有子模块的输入点都变成 compare point了。而实际上你比较的两个输入，在flatten比时并不是真正的比较点

[讨论] formal问题