在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2867|回复: 3

[求助] 作AMS混合信号仿真,总是报not a recognized formal port的错误

[复制链接]
发表于 2015-1-13 11:56:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神,最近在做毕业设计,要求用AMS做混合信号仿真,模拟部分的原理图已经设计好,并通过了,也在analog environment中的仿真,数字部分的verilog代码也编写好,通过了modelsim语法和功能验证,现在在cadence中将模拟与数字联合运用AMS仿真,总是报模拟部分的各个小模块有错:XXX is not a recognized formal port of XXX。比如switch_in is not a recognized formal port of switch,(switch是我自己设计的一个传输门开关,switch_in是它的一个端口,设置为双向端口),再比如,plus is not a recognized formal port of cpip(cpip是st02库中的电容),又比如plus is not a recognized formal port of rhr2k(rhr2k是st02库中的电阻)。个人觉得应该是AMS仿真设置可能还有哪里没设到位,应该不会是设计错误吧,毕竟原理图仿真能过……求大家帮帮忙,谢谢啦~
 楼主| 发表于 2015-1-20 13:05:40 | 显示全部楼层
自己顶一下,请大家帮帮忙啊……
发表于 2022-4-29 14:08:49 | 显示全部楼层
碰到了同样的问题。。。这么多年过去了,楼主还记得是怎么解决的吗
发表于 2022-4-29 16:11:28 | 显示全部楼层
image.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 10:28 , Processed in 0.022337 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表