pll锁定时间

lss_945 · 发表于 2014-6-9 16:46:47

您需要登录才可以下载或查看，没有账号？注册

x

我的输入频率30M，输出1.5G，N=50，Icp=100u，Kvco=2.7G，带宽1M，最后仿出来的的锁定时间17u，别人的这么大带宽锁定才4u，而且我的频率是从上往下掉

第一个是fvco，第二个是vctrl，第三个是Icp

lss_945 · 发表于 2014-6-9 16:55:50

大神们快帮个忙吧

lwjee · 发表于 2014-6-9 17:32:46

好像Icp在变化。可以在启动是把Vctrl拉到中间电平先。

lss_945 · 发表于 2014-6-9 17:35:56

回复 3# lwjee

初值设定在中间电平的话，能代表我真正的锁定时间吗？

lss_945 · 发表于 2014-6-9 17:36:50

回复 3# lwjee

而且我的初值为什么是高，vctrl我都没设置初值，

rong00i8 · 发表于 2014-6-9 20:19:45

初始是dc收敛计算得到的。
pll频率牵引是大信号过程，sr不够所以很慢

lss_945 · 发表于 2014-6-9 22:41:25

回复 6# rong00i8

怎么算，能详细说明一下嘛

lss_945 · 发表于 2014-6-9 22:45:28

回复 6# rong00i8

还有大信号过程怎么理解？怎么看？怎么仿

lwjee · 发表于 2014-6-10 10:37:26

回复 5# lss_945 这是软件算出来的

lwjee · 发表于 2014-6-10 10:39:05

回复 4# lss_945

不是仿真设定，我是说PLL电路里面加启动电路，启动是把Vctrl拉到中间电平。

[求助] pll锁定时间