基于CMOS的基准设计的问题望大神解答

xionghaian · 发表于 2014-5-10 16:34:39

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 xionghaian 于 2014-5-10 16:38 编辑

这些是我电路中用到的OP电路，连入基准电路中不知道怎么回事？op电路仿真没问题，图中Y点的点电位

（Y点的电压是由放大器和偏置部分谁强谁决定的，你这个放大器组成bandgap是这么接的吗？合理吗？是不是Y点左边应该与OP那边的bias断开？）

蓝色的是一个学长给的建议不过没怎么懂啊？他说的对吗？断开的话偏置只是OP的了啊！！

基准方面那样电流怎么设定啊？而且现在仿真的时由于Y点电位，PMOS改变W/L的值电流也不变？？为什么啊？
OP的Y点影响到底是什么？
还有电路的启动部分不会加~~~~

资料上都是样板，内部的参数都没说！还是说就是那样连着就好啊~我试了一个没效果啊！希望能有人给个详细的电路····

xionghaian · 发表于 2014-5-10 16:39:56

望回复啊·······

dtt0000 · 发表于 2014-5-10 16:44:32

你的电路图是错的，好好看看书吧

水汤汤 · 发表于 2014-5-11 11:36:25

y是运放的输出信号
这个信号又回去接了运放内部的负载和尾电流偏执
应该就是这里啦成了鸡生蛋蛋生鸡问题

mmkyy · 发表于 2014-5-11 13:48:20

回复 1# xionghaian

运放的输出又在偏置运放的尾电流...

基准的三极管貌似没有偏置？

lwjee · 发表于 2014-5-12 09:31:26

运放正负接反了

kxjxxfei · 发表于 2014-5-12 10:59:51

咋一看这个电路有三个问题：
1、EA正负极接反了
2、最右边的偏置没有启动电路
3、第二条红线处运放偏置电流与PTAT电流连线需要断开。

其实这个电路也可以不需要左边的偏置电路。建议LZ多读读paper 推推公式

totoro_www · 发表于 2014-5-12 11:47:48

问题在于，用于产生VREF的电流源，来源于最左边的bias电路，而非△Vbe/R所以，这是一个原理错误的电路

icdane · 发表于 2014-5-12 13:17:23

你学长说的没错

mikeppq · 发表于 2014-5-12 13:50:07

好好看书，打好基础。

[求助] 基于CMOS的基准设计的问题望大神解答