在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10865|回复: 11

[求助] smic018工艺中NLL、PLL、NLH、PLH这几层求解释

[复制链接]
发表于 2013-8-23 12:54:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在看smic180nm的工艺,看到有这么几层不知道是干什么的,NLL(1.8v NLDD Implantation)、PLL(1.8v PLDD Implantation)、NLH(5v NLDD Implantation)、PLH(5v PLDD Implantation).从网上查到了一些内容,说LDD是浅掺杂源漏的意思,在短沟道器件下减小源漏的电场强度用的。不知道这几层该不该用?
发表于 2013-8-23 14:01:25 | 显示全部楼层
回复 1# zhanggd


    NLL是低压NIMP,PLL是低压PIMP,NLH是高压NIMP,PLH是高压PIMP
发表于 2013-8-23 14:03:26 | 显示全部楼层
回复 2# kingnan


    这些都是foundry给做,应该用的
 楼主| 发表于 2013-8-25 20:53:38 | 显示全部楼层
好的,谢谢
 楼主| 发表于 2013-8-25 20:54:29 | 显示全部楼层
好的,受教了
发表于 2013-8-26 07:57:28 | 显示全部楼层
该不该用是有design rule决定的,不是你说了算的。建议好好的研究相关的design rule。
 楼主| 发表于 2013-8-26 15:09:01 | 显示全部楼层
设计规则上没有强调关于这些层是否要用,只是把他们的设计规则列出来了。顺便问一下,如果用了这些层,那么原来的层(比如 n+ implantation)还需不需要用呢。
发表于 2013-8-26 16:26:07 | 显示全部楼层
看mask tooling层次生成
 楼主| 发表于 2013-8-26 16:39:32 | 显示全部楼层
弱弱问一句mask tooling是什么文件
发表于 2013-8-28 00:47:26 | 显示全部楼层
fsdfsdfdsfdsfsdfsdfsdfsdf
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-26 05:42 , Processed in 0.023144 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表