在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 4673|回复: 8

[求助] A Fully Integrated CMOS DCS-1800 Frequency Synthesizer

[复制链接]
发表于 2013-8-4 22:05:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
IC牛人Jan Craninckx一篇名为《A Fully Integrated CMOS DCS-1800 Frequency Synthesizer》的论文里有如下电路,在Cadence里如何实现??电路图里的两个三角形symbol是运放吗?? QQ截图20130804214740.png
QQ截图20130804214740.png
发表于 2013-8-5 01:10:26 | 显示全部楼层
这只是一个简单示意图,应该不能直接从Candence里调库直接仿。
每个模块用verilog做成symbol,或用simulink等系统仿真。
晶体管实现也不难,估计规模不大,但也不会太小。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-8-5 09:03:48 | 显示全部楼层
回复 2# xyn777

可以在Cadence里搭建,我这边有一个别人搭好的截图,具体symbol里边是什么?参数怎么设置我就不知道了!能帮忙分析下吗?我是初学者。老师说这个模型是PLL的小信号模型,输入信号和反馈信号都不是时钟形式,而是用电压源代替。。。
11.png    
参考论文《A Fully Integrated CMOS DCS-1800 Frequency Synthesizer》如下
A Full Integrated CMOS DCS-1800 Frequency Synthesizer.pdf (523.97 KB , 下载次数: 67 )
回复 支持 反对

使用道具 举报

发表于 2013-8-5 12:56:35 | 显示全部楼层
也可以用理想 模型去仿
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-8-5 15:15:03 | 显示全部楼层
回复 4# semico_ljj


    能具体点么?
回复 支持 反对

使用道具 举报

发表于 2015-3-9 01:10:31 | 显示全部楼层
gfdgfgdfdgdfgdfgdfgdf
回复 支持 反对

使用道具 举报

发表于 2016-5-16 15:17:58 | 显示全部楼层
THANK YOU
回复 支持 反对

使用道具 举报

发表于 2019-11-20 14:26:27 | 显示全部楼层
先看看看
回复 支持 反对

使用道具 举报

发表于 2023-3-16 16:52:21 | 显示全部楼层


   
CuiBing 发表于 2013-8-5 09:03
回复 2# xyn777

可以在Cadence里搭建,我这边有一个别人搭好的截图,具体symbol里边是什么?参数怎么设置 ...


你好,请问这个问题后来解决了吗,我也想搭一个这样的model,能分享下吗,谢谢!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 22:30 , Processed in 0.020023 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表