SystemVerilog for Verification 第二版中完整的例子

xcan2012 · 发表于 2013-7-26 13:43:24

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 xcan2012 于 2013-7-26 13:47 编辑

Chapter 5.rar (1.77 KB, 下载次数: 132 )
第五章的例子源代码

Chapter 6.rar (1.48 KB, 下载次数: 108 )
第六章的例子源代码

Chapter 10.rar (9.61 KB, 下载次数: 109 )
第十章的例子源代码

Chapter 11.rar (15.6 KB, 下载次数: 126 )
第十一章的例子源代码

xcan2013 · 发表于 2013-7-26 14:00:48

感谢感谢

ivy_lilu · 发表于 2013-8-2 15:16:04

回复 1# xcan2012

好东西，顶

wangxiangru2000 · 发表于 2014-7-17 15:36:33

重要找到啦，谢谢！

wangxiangru2000 · 发表于 2014-7-17 15:38:59

尤其是第11章的例子，对UVM验证平台的搭建有很好的借鉴！

student2010 · 发表于 2014-8-6 16:50:47

好东西啊

sxeexs · 发表于 2014-8-15 17:13:31

不错拿走了

oushuyun · 发表于 2015-11-20 10:57:34

好东西！！

formeenjoy · 发表于 2015-12-12 00:35:23

例子再多一点就更好了。

琴声悠扬 · 发表于 2015-12-18 12:47:43

good thanks

[资料] SystemVerilog for Verification 第二版中完整的例子