请教VHDL编译过程中的警告问题

yanqiang231 · 发表于 2013-7-4 10:18:55

您需要登录才可以下载或查看，没有账号？注册

×

Warning: Synthesized away the following RAM node(s):程序编译时提示ram的输出被综合掉了。ram是用系统生成的，逻辑我看了下没什么问题。为什么输出还是被综合了？求各位大大指导。

ddc264test.rar (4.74 MB , 下载次数: 6 )

hiloco · 发表于 2013-7-5 08:52:04

问问题还能赚钱，nb。

shiyinjita · 发表于 2013-7-5 11:47:51

还不如发上来代码呢，

yanqiang231 · 发表于 2013-7-5 12:23:44

回复 3# shiyinjita

代码太长了，没变法全发完。

csmxinxin · 发表于 2013-7-9 17:13:35

你这个描述不是很明确呀

yanqiang231 · 发表于 2013-7-9 19:09:37

回复 5# csmxinxin
Warning: Synthesized away the following RAM node(s):程序编译时提示ram的输出被综合掉了。警告信息就是这个，我ram的输出端口综合掉了，仿真和逻辑分析仪都没有这个端口。

falloutmx · 发表于 2013-7-10 10:14:22

几种可能，时钟没给，一直复位，输出没有用到。

yanqiang231 · 发表于 2013-7-10 12:33:57

回复 7# falloutmx

时钟给了，复位是低有效，在编译时不会一直复位的。输出是作为下一级的输入信号。

hiloco · 发表于 2013-7-10 12:57:49

换个综合工具看看给什么告警，至少开阔下思路

shingang2001 · 发表于 2013-7-14 22:31:42

very good

账号		自动登录	找回密码
密码			注册

[求助] 请教VHDL编译过程中的警告问题