CML高速输出缓冲电路问题

mcgrady · 发表于 2013-5-16 22:58:50

回复 51# ygchen2

还是似懂非懂
匹配的话，传输线似乎可以当成短路来看？信号完整性就ok？
那最后一级接50而非100，这句话你赞成吗

ygchen2 · 发表于 2013-5-16 23:02:28

本帖最后由 ygchen2 于 2013-5-16 23:04 编辑

回复 52# mcgrady

短路看不到50，短路或断路信号都会完全反射回来，信号完整性很差。
匹配条件下，单端50，差分100

james5168qoo · 发表于 2013-5-17 17:32:46

感謝分享!~~感謝分享!~~感謝分享!~~感謝分享!~~感謝分享!~~感謝分享!~

mcgrady · 发表于 2013-5-17 23:28:18

回复 53# ygchen2

大侠
有完整性或者反射，简单易懂的资料么？

ygchen2 · 发表于 2013-5-18 02:25:25

回复 ygchen2

大侠
有完整性或者反射，简单易懂的资料么？
mcgrady 发表于 2013-5-17 23:28

登录/注册后可看大图

大侠绝不敢称。
关于传输线，阻抗匹配，反射等概念，微波方面的基础书应该都有。

mcgrady · 发表于 2013-5-18 09:33:48

回复 56# ygchen2

好的我找找看，谢谢啦

arsenal_he · 发表于 2013-9-14 01:26:10

最后一级电阻应该是50和你的负载阻抗一样，传输线是impedance,

semico_ljj · 发表于 2013-9-14 17:13:12

istart_2002 · 发表于 2013-9-14 17:40:38

回复 jiang_shuguo

用calculator里的eyediagram看的。
nervalt 发表于 2013-5-7 18:45

登录/注册后可看大图

calculator里的eyediagram直接看瞬态的输出端就可以？？？？那伪随机码输入怎么搞的？？？？

hujiaomianhao · 发表于 2014-1-22 11:04:58

单端高频负载 100 并 100 等于50
单端低频负载 100
所以电流Step来时，输出电压先按50欧姆step，后面给足够时间，会增大到100欧姆负载的幅度

从传输函数看，先是零点引起的阶越，然后是极点的缓慢充放电
所以电容越大，你所说的信号斜的程度越低

没理解，能否给个资料看看，从理论上。谢谢

[求助] CML高速输出缓冲电路问题

站长推荐 /2