为什么PVT仿真时，温度一般约定俗成地取-40 25 80？

kwankwaner

回复 6# hszgl

客官，温度降低，迁移率变高，半导体的电阻应该降低吧，掺杂半导体温度升高少子激发更多和多子一抵消迁移率就降低了此时电阻更高

kwankwaner

回复 9# fuyibin


   楼上谁告诉楼主是约定俗成的了？-40~125是产品定义的，不是IC工程师给自己设的，另外typ的值就是可以根据芯片工作以及周边环境来考虑自己定的没说一定是25另外谁说工作温度是环境温度了？工作温度就是实际工作时候产品本身的温度，虽然可以理解为芯片或是其他温度，但肯定不是环境温度，而是和环境温度相关。

fuyibin

回复  fuyibin


   楼上谁告诉楼主是约定俗成的了？-40~125是产品定义的，不是IC工程师给自己设的，另 ...
kwankwaner 发表于 2013-5-8 11:45

                               
登录/注册后可看大图

工业标准的-40~85°C是指chip的工作环境温度，实际芯片的pn结温会远高于此温度
你做产品没有考虑过package thermal design?
需要根据芯片的power和package 类型的热导率来推算芯片的温度
当然做小东西无所谓，才几十上百mW，不怎么需要考虑
但是做个SOC有几W，有时都要上散热片

hszgl

回复 11# kwankwaner

   温度降低，迁移率变高是因为晶格振动降低。所以电阻的变小是在有限范围内的，这个范围是温度能保证多子大多数都处于激发态。   总电阻的变化不仅要考虑迁移率还要考虑载流子浓度。

kwankwaner

回复 14# hszgl


   现有工艺中，你随便仿真一下就知道了

hszgl

回复 15# kwankwaner


   高温情况下你没有说错。
   但是在较低温度下，确实是因为多子激发量减小，而导致电阻率上升。但这个好超导什么的真心没什么关系。现有工艺的建模不太会考虑低温下多子不激发的问题。   其实这是个很简单的半导体物理问题。回去翻翻书就知道了。

kwankwaner

回复 13# fuyibin


   我觉得你说的和lz问的没关系，首先说仿真中为什么这么设，是因为产品定义如此，就是说规定芯片自己在温度-40~125时候都能工作。那么对于做芯片的人来说仿真就是这个温度范围。你说做热分析，除了芯片布局上要调整外，整个产品的布局都要算在内。不管你怎么考虑，你芯片的温度还是必须在-40~125能工作，你做的热分析只是为了保证芯片实际工作能在这个温度范围内，而不是用热分析来定义芯片工作的温度范围。你逻辑不要搞混了。       另外人家问芯片仿真，不要扯这些，ansoft的那些玩意这个论坛里面有几个懂的？

hszgl

回复 15# kwankwaner


   刚才去翻了下tsmc的.35工艺中的电阻模型定义。贴上来分享下。   可以看到模型的适用温度范围是比较有限的。
   

fuyibin

回复  fuyibin


   我觉得你说的和lz问的没关系，首先说仿真中为什么这么设，是因为产品定义如此，就是 ...
kwankwaner 发表于 2013-5-8 12:29

                               
登录/注册后可看大图

你说的没错-40~125，但是你读了帖子的标题么？
“为什么PVT仿真时，温度一般约定俗成地取-40 25 80？  ”
我问是谁说约定最高到80C的，
然后是谁人说工业标准-40~85，还有军标什么的，SOC是-40~125C
难道没想过工业标准定得真么松，还不如你个消费级的SOC？
看看工业用的chip和汽车电子多贵就知道差距了
我只是提出几个质疑，就开始跟我杠上了，哈哈

hszgl

回复 17# kwankwaner

你们要用ansoft做热流量仿真么？