大神不敢当，见面叫大侠就好 。想了解跟轨迹，看gray的analysis and design of analog IC,和信号与系统。关键看自己悟吧。楼主的第二极点肯定没法太远，不然不会有上述问题，所以我让她尽可能移远第二极点。就算能移得很远，也就90度裕度，T(s)=0.7/f，相对于你的3倍GBW，即T(s)=1/f 低了3db（也就是极限了），也差不到哪里。建立时间稍微大点被。总之最好在3GBW附近，即60度裕度。写完发现还有问题，其实sensan的上述理论是在近理想的2极点系统，而实际呢？实际是在>3GBW的不远处还会有挺多极点，比如镜像极点等，那么这个第三极点离第二极点就不远，使得第二极点处的相移会大于-135度（在bode图中两级点相差10倍频才几乎无相互的影响）。这样第二极点还是要大于3GBW的，才能得到约60度phase margin。
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2013-3-20 13:00:16
。想了解跟轨迹，看gray的analysis and design of analog IC,和信号与系统。关键看自己悟吧。楼主的第二极点肯定没法太远，不然不会有上述问题，所以我让她尽可能移远第二极点。就算能移得很远，也就90度裕度，T(s)=0.7/f，相对于你的3倍GBW，即T(s)=1/f 低了3db（也就是极限了），也差不到哪里。建立时间稍微大点被。总之最好在3GBW附近，即60度裕度。写完发现还有问题，其实sensan的上述理论是在近理想的2极点系统，而实际呢？实际是在>3GBW的不远处还会有挺多极点，比如镜像极点等，那么这个第三极点离第二极点就不远，使得第二极点处的相移会大于-135度（在bode图中两级点相差10倍频才几乎无相互的影响）。这样第二极点还是要大于3GBW的，才能得到约60度phase margin。
楼主
