在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 49144|回复: 146

[资料] 基于FPGA的2048点FFT的verilog实现的源代码

[复制链接]
发表于 2012-9-8 11:44:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
基于FPGA的2048点FFT的verilog实现的源代码

eetop.cn_基于FPGA的2048点FFT的verilog实现的源代码.rar

25.85 KB, 下载次数: 1436 , 下载积分: 资产 -2 信元, 下载支出 2 信元

基于FPGA的2048点FFT的verilog实现的源代码

发表于 2012-9-8 14:25:08 | 显示全部楼层
很好,支持一下!
发表于 2012-9-8 17:26:51 | 显示全部楼层
不知相对官方的IP Core有什么优势?
发表于 2012-9-8 22:31:19 | 显示全部楼层
有开源优势,持续提升自己,总有一天你也可以做IP来卖
发表于 2012-9-8 23:07:23 | 显示全部楼层
好,支持一下!
发表于 2012-9-10 09:38:29 | 显示全部楼层
现在的IP核很难做了啊
发表于 2012-11-4 21:35:28 | 显示全部楼层
好,支持一下!
发表于 2012-11-4 21:50:21 | 显示全部楼层
很好,支持一下!很好,支持一下!
发表于 2012-11-5 14:12:00 | 显示全部楼层
very interesting !!!
发表于 2012-11-5 16:10:26 | 显示全部楼层
这个是基于system generator 实现的吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-7-1 17:53 , Processed in 0.169912 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表