在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: shijianyizhan

[资料] 基于FPGA的2048点FFT的verilog实现的源代码

[复制链接]
发表于 2013-6-3 21:54:15 | 显示全部楼层
支持一下!
发表于 2013-6-26 14:11:41 | 显示全部楼层
多谢!!
发表于 2013-6-27 19:41:27 | 显示全部楼层
没看懂!!!
发表于 2013-6-29 21:32:19 | 显示全部楼层
支持支持.......谢谢
发表于 2013-6-29 21:54:33 | 显示全部楼层
好,支持一下!
发表于 2013-8-16 17:05:43 | 显示全部楼层
感谢LZ!
发表于 2013-8-19 14:34:44 | 显示全部楼层
有人验证过没?能用否?
发表于 2013-8-19 15:25:22 | 显示全部楼层
自己做了一个128全并行的,耗时一个月。。。
发表于 2013-9-15 17:33:35 | 显示全部楼层
感谢分享
发表于 2013-9-17 21:48:16 | 显示全部楼层
这个源代码是在cyclone上还是其他别的器件上实现的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:45 , Processed in 0.022870 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表