在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: shijianyizhan

[资料] 基于FPGA的2048点FFT的verilog实现的源代码

[复制链接]
发表于 2015-5-10 19:47:40 | 显示全部楼层
回复 1# shijianyizhan


     谢谢楼主  共享
发表于 2015-5-14 14:35:30 | 显示全部楼层
感谢分享!!!
发表于 2015-5-19 10:53:00 | 显示全部楼层
学习一下,
发表于 2015-5-19 21:59:29 | 显示全部楼层
謝謝了。很好的資料。
发表于 2015-6-5 15:45:05 | 显示全部楼层
回复 1# shijianyizhan

你的这个程序,能不能给下注释,说明之类的,完全看不懂的节奏。
发表于 2015-6-8 15:24:40 | 显示全部楼层
下载看看
发表于 2015-6-8 15:47:52 | 显示全部楼层
我比较懒,直接调用了IP核
发表于 2015-7-17 14:36:16 | 显示全部楼层
学习学习,感谢分享
发表于 2015-7-28 17:02:21 | 显示全部楼层
谢谢楼主,研究下。
发表于 2015-9-25 00:41:14 | 显示全部楼层
good thank you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-29 06:53 , Processed in 0.024143 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表