设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于FPGA的2048点FFT的verilog实现的源代码

1 2 3 4 567 8 9 10 ... 15 / 15 页下一页

发新帖

楼主: shijianyizhan

[资料] 基于FPGA的2048点FFT的verilog实现的源代码

发表于 2014-5-1 22:11:28 | 显示全部楼层

好东西

回复支持反对

发表于 2014-5-30 20:18:59 | 显示全部楼层

mark ~~~

回复支持反对

发表于 2014-6-3 00:07:47 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2014-8-5 19:51:48 | 显示全部楼层

不错哦》。。。

回复支持反对

发表于 2014-8-7 11:35:28 | 显示全部楼层

谢谢分享，学习了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-8-7 20:21:27 | 显示全部楼层

支持。。。。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-10-18 14:31:20 | 显示全部楼层

真的吗？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-10-18 20:29:20 | 显示全部楼层

正需要的手册，多谢楼主。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-11-16 11:48:10 | 显示全部楼层

一个文件？亮瞎我眼睛了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-12-16 00:02:16 | 显示全部楼层

3ks.lz

回复支持反对

1 2 3 4 567 8 9 10 ... 15 / 15 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-9 10:21 , Processed in 0.021530 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表