Serdes TX

wuzl423 · 发表于 2012-9-4 11:57:07

回复 28# adelezy

   你好，你是怎么加PLL 和 MOS noise的？
   我一直没有搞清楚过PLL noise 在做设计的时候怎么考虑，平时做项目也都是仿真下PLL的phase noise，坐下横向对比。单独仿真Drvier的时候一般用的是理想Clock ，最多加下占空比的影响。
   另外cadence做trans仿真时一般没有加过MOS noise，所以设计时仿真是看不出来RJ的，只反应下失配，电容，电感等带来的DJ。
   我说的眼图是测试结果，scope是可以把jitter分离的。

wuzl423 · 发表于 2012-9-4 11:58:38

请问下大家在进行仿真的时候的抖动模型是怎么建立的
martin579 发表于 2012-9-4 11:11

登录/注册后可看大图

顶一下，我也想知道

adelezy · 发表于 2012-9-4 12:43:05

应该是用veriloga写的吧，带jitter的clock

martin579 · 发表于 2012-9-4 15:58:41

回复 33# adelezy

嗯主要是如何去加入jitter，就是一种方法之前我在一篇Ken Kundert的文章中看到用VHDL搭建的jitter模型（应该是他吧，有点忘了），里面有提供一种jitter搭建的方法，我想知道大家对这个jitter模型是怎么搭建的。我现在刚开始接触这些对jitter这个实在是不大了解，由于对这方面比较没有基础，不知道大家有没有什么好的文章可以参考参考？或者说下自己的看法

martin579 · 发表于 2012-9-4 16:03:33

还有对于serdes这方面的详细的指标有没有什么可以列出来的，由于是老师让我做CDR，但是没有人带，只是功能性的了解下这方面的东西，关于具体的设计指标，很迷茫。比如像整体的仿真只是从眼图中、和自己编写的误码率检测吗？我感觉这些好像有点太泛泛了，有没有其它具体点的性能要求。求大师指导指导，自己弄真的好迷茫啊，只能在这里问问大家了

wuzl423 · 发表于 2012-9-4 19:23:58

本帖最后由 wuzl423 于 2012-9-4 19:26 编辑

CDR_jitter.rar (838.96 KB, 下载次数: 394 )

2012-9-4 19:23 上传
点击文件名下载附件
CDR and jitter

回复 35# martin579

你说的是附件中的文章吧.，另外你可以看下附件中的CDR paper，也许对你有帮助。
怎么设置免费下载的啊？不知道设置成功没。

wuzl423 · 发表于 2012-9-4 19:30:17

回复 35# martin579

你说的是附件中的文章吧

CDR_jitter.rar (838.96 KB, 下载次数: 136 ) ，另外你可以看下附件中的CDR paper，也许对你有帮助。
怎么设置免费下载的啊？不知道设置成功没。

martin579 · 发表于 2012-9-4 21:52:54

回复 37# wuzl423

好的谢谢分享啊

adelezy · 发表于 2012-9-5 16:04:33

大侠知道tline怎么用吗？
我的电路里面加了封装线寄生，还是看不到de-emphasis的效果，所以估计必须加入传输线损耗才能有效果！

wuzl423 · 发表于 2012-9-5 17:59:59

本帖最后由 wuzl423 于 2012-9-5 18:18 编辑

回复 39# adelezy

mtline在cadence提供的rfEamples库里面有例子，你可以看看，如果你有s-parameter，直接在type of file中选s-parameter，在s-parameter file中添加文件就可以了。
有兴趣的话也可以找下RLCG line model的资料研究下，可以自己建下model。

群里有高手的么，麻烦做射频方面的人过来讲解下么。

[求助] Serdes TX

站长推荐 /1