Serdes TX

wuzl423 · 发表于 2012-8-31 11:34:39

回复 20# adelezy

“菜鸟”的“菜”，按照认同来源台湾口语的人的说法，是“差”或“逊”的意思。维基百科上的释义。这样看来，水平差，做的越久越有资格称为菜鸟。不光技术逊，智商是不是也菜呢？
哈哈，咱还是多讨论技术吧。

mcgrady · 发表于 2012-8-31 19:44:42

回复 19# wuzl423

‘’有的CDR设计是看jitter tracking的能力，有的是看jitter filtering的能力‘’
这个该如何理解吖，两种CDR的区别只是在带宽吗？分别应用在何场合？烦劳大侠再不厌其烦了。。
若是对应这两种CDR，TX要如何设计才能保证数据的顺利恢复，现在对这些很迷茫啊

20pS是我按照200pS简单乘以0.1看的，照大侠说的，这20ps没什么意义了

wuzl423 · 发表于 2012-9-3 10:46:24

本帖最后由 wuzl423 于 2012-9-3 14:22 编辑

回复 22# mcgrady

不太明白你说的问题啊。
为什么是200ps*0.1？
TX设计不是有指标要求的吗？我所接触的有sata，pcie，usb3等串行接口，TX的设计spec对数据发送质量有要求的，怎么和RX的恢复扯的上关系呢？
理论上，TX的发送只要满足spec的要求就可以了，在spec容忍的范围内，做到jitter越小越好。
RX恢复能力是看你equalizer和CDR设计的强弱了。
麻烦您能不能解释下你的问题？为什么有这样的疑惑？

至于jitter tracking和jitter filtering，我也是自己的理解，说出来也是想请大家讨论下。
对于sata，pcie，usb3等高速PHY设计而言，RX的作用是恢复对方发送的数据，并解串给link层，对于此类应用，一般在RX有本地时钟源，也就是说RX有两个重要模块CDR + local Clock Generator，Clock generator提供一个和数据率有一定频偏（频偏不能太大，这要看你的CDR恢复能力了）的本地时钟源，RX使用该时钟对接收的数据进行数据恢复和时钟恢复，恢复的数据经过时钟域转换再次切换到本地时钟上，这个是弹性buffer实现。所以这种应用是注重数据恢复的，因为在RX端是有clock generator的，虽然和接收数据的内嵌时钟有频差，但CDR是可以滤掉这个时钟频偏的，而且在CDR恢复时钟的过程中，CDR只要能跟的上数据的相位抖动即可，也就是说CDR jitter tracking能力强就可以把数据恢复出来，CDR恢复的时钟和接收的数据即使存在大的同相抖动，也是不太在乎的。
   而对于很多通信应用而言，RX部分是没有local clock generator的，只有一个CDR，在OC**传输中，中间有很多的repeater的，每个repeater都是一个CDR，所以CDR的要求主要是对jitter filtering的能力，Thomas H Lee有偏经典的paper里面讲到了这钟CDR jitter tranfer fuction 带宽小比较好，对jitter filtering就好，同时要做到很好的抑制jitter peaking和acqusition能力。还有一篇文章也介绍了jitter tolerance的要求，即在保证jitter filtering能力的同时，也要做好高频的jitter tolerance。
   第一种应用其实jitter tranfer funtion的带宽可以不用做小，做的太小了就削弱了jitter tracking的能力，同时对jitter peaking要求没有那么严格，因为jitter peaking只会影响到某段频率上的jitter tolerance，而不像第二种应用是多个CDR级联，jitter peaking会一级级的放大，最后会直接影响到后面的接收。

   表达能力有限，说的不清楚的地方，我们继续讨论。
   不知道理解的对不对，希望做Serdes的大侠们都来讨论下。

小概率事件1983 · 发表于 2012-9-3 14:53:58

神贴必须顶！

wuzl423 · 发表于 2012-9-3 16:38:03

本帖最后由 wuzl423 于 2012-9-3 17:12 编辑

神贴必须顶！
小概率事件1983 发表于 2012-9-3 14:53

登录/注册后可看大图

俺认识你，你就是水军！

adelezy · 发表于 2012-9-3 17:17:25

一般大家会仿真多长时间来做eye-diagram呢，测试时是取100万个周期长度？

wuzl423 · 发表于 2012-9-3 19:07:17

平时仿真，样本数比较少，一般取几百个样本，看下DJ
测试貌似去了几百M个样本数吧，示波器一般会外推到10^12或者更多来看TJ吧，还要看采样精度，貌似现在示波器是16倍或者32倍过采吧。

adelezy · 发表于 2012-9-4 10:00:58

回复 5# wuzl423

（2）眼图可以反映很多东西；Tj ，Dj ，Rj，amplitude等等，如果你看Tj，肯定要用prbs，如果你想抛开ISI影响，只是看看PLL phase noise 和 driver MOSFET noise引起的jitter（主要是Rj），就可以用clock来测试了。

对这段还有点糊涂的地方。
单就TX而言，主要的抖动源是PLL时钟和driver。我的电路是前端设计加上封装线寄生，再接了100nF，ac耦合和50ohm负载电阻。
如果想看Tj, 则是输入数据加PRBS，PLL时钟也是加上jitter的。（Tj=Dj+Rj)
如果想单看driver部分的Tj贡献，就是输入加PRBS，PLL时钟为理想时钟。(Tj - PLL贡献的Rj)
如果想抛开ISI影响，就输入加clock, PLL时钟加上jitter。(无Dj，仅有Rj)

所以才会说眼图可以反映很多东西对吗，是根据你想看的东西不一样，加的激励不一样，才得到不同的想要看的结果？

弱弱的问一下，眼图plot出来后，是不是拿cursor量一下过零点交叉部分的宽度就是jitter的值，这个值是pk-pk值吗？

adelezy · 发表于 2012-9-4 10:14:04

对于USB 3.0，一般传输线大家取多长，来对de-emphasis效果做仿真呢？
那个传输线是用tline，然后填上多少ohm/meter的参数吗？
请有经验的大侠赐教！

martin579 · 发表于 2012-9-4 11:11:10

请问下大家在进行仿真的时候的抖动模型是怎么建立的

[求助] Serdes TX

站长推荐 /1