在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 19092|回复: 19

[解决] SOI工艺及注意事项

[复制链接]
发表于 2012-3-26 08:41:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有朋友用过SOI工艺么,请问SOI工艺是什么,与体硅工艺有什么区别,还有就是使用这种SOI工艺有什么需要注意的地方?
发表于 2012-3-26 12:59:00 | 显示全部楼层
回复 1# terry8876

SOI么有用过,以前在学校里学过
SOI silicon on isolator , 就是在绝缘层上的很薄的一层硅上面做器件,器件有FD和PD两种
fully depletion 和 partial depletion,就没有衬底的概念,就是一个3端器件,source+channel+drain
SOI器件到衬底的漏电会小。但是SOI非常不利于散热,由于衬底是绝缘层,那么期间两边都是绝缘层,散热很困难
 楼主| 发表于 2012-3-26 21:27:05 | 显示全部楼层
回复 2# fuyibin


    3Q~
发表于 2012-3-28 15:09:58 | 显示全部楼层
SOI选择工艺首先应该确定薄膜、厚膜,最基本的理解就是FD/PD.
SOI一般用于抗腐蚀,低压低功耗方面,国内最常见的就是军用,例如航天771,772啦。
SOI相对于体硅工艺有很多好处:不用担心latchup,亚阈值斜率大,最直接的好处就是器件在亚阈值区漏电小,或者说器件可以工作在比较低的电压下。
对薄膜SOI而言,源漏区耗尽区小甚至只在沟道一侧才有,寄生电容小,同样功耗下 可以获得较快速度。
SOI最主要的问题是wafer很贵,至少是相同体硅wafer 6倍以上,一般器件是用不起的
发表于 2013-6-13 17:23:52 | 显示全部楼层
回复 4# trid742

你好:我司正准备两个SOI项目,苦于找不到合适的foundry。请问您知道哪家foundry 可以做 SOI 70V BIPOLAR工艺吗?
发表于 2013-6-14 09:27:22 | 显示全部楼层
学习了,MARK一下,持续关注!要是有个剖面图就好了
发表于 2014-3-6 09:29:19 | 显示全部楼层
多谢!!!
发表于 2014-3-7 15:46:30 | 显示全部楼层
应该注意的是从下往上所形成的寄生MOSFET,BOX作为起栅氧化层,SUB为栅极,EPI为衬底
发表于 2014-6-4 16:35:10 | 显示全部楼层
回复 5# k317495093 我是沈阳硅基科技,我们专门生产SOI wafer的公司,可以根据客户需求定制不同膜厚的SOI,device layer 从100nm-100um。
发表于 2014-6-9 14:24:05 | 显示全部楼层
我们现在画的SOI的版图与CMOS区别也就是栅不同,一般画成T型或者H型等
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 11:53 , Processed in 0.025749 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表