在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: terry8876

[解决] SOI工艺及注意事项

[复制链接]
发表于 2014-6-10 10:53:36 | 显示全部楼层
terry
发表于 2014-10-9 01:36:28 | 显示全部楼层
回复 1# terry8876


    关于SOI(silicon on insulator绝缘硅)MUMPs工艺流程


SOIMUMPs工艺流程从SOI晶圆开始, 包括处理晶圆层(400um固定厚度),埋氧化层和器件层。有10微米、25微米两种器件层厚度可选。在SOI晶圆每面使用一步光刻工艺,SOIMUMPs允许设计者从SOI晶圆的两侧蚀刻到埋氧化层,能够制造通孔和光通路。两个金属层,一层可以形成键合焊盘,另一层可以形成反射层,都包括在标准工艺流程中。SOIMUMPs工艺流程的最小特征尺寸为2微米。可以使用SOIMUMPs工艺流程加工的器件包括:陀螺,光学器件和显示器件等。
发表于 2015-4-3 11:49:58 | 显示全部楼层
多谢各位的讨论,现在正需要了解
发表于 2015-4-18 07:02:55 | 显示全部楼层
how about TSMC SOI process ??  

有其他家有SOI嗎?
发表于 2015-7-23 11:10:19 | 显示全部楼层
入门难呀
发表于 2015-12-24 08:35:08 | 显示全部楼层
回复 10# 风神一笑


   搭车请教一下,SOI版图和CMOS工艺版图只有栅不一样吗?SOI工艺中不是已经没有阱了吗,是不是画的时候正常画,不需要再画阱了,那STI层在版图中不用体现吧?谢谢谢谢!
发表于 2017-12-26 23:22:03 | 显示全部楼层




    一般SOI 就是底部隔离, 至於DEVICE应该类似 CMOS
只有UHV 部分可能不是.



550V高压SOI-LIGBT器件ESD响应特性及模型研究
发表于 2018-1-11 20:05:59 | 显示全部楼层
国内SOI基本都是PD-SOI,  FDSOI应该是没有
发表于 2021-3-10 23:03:48 | 显示全部楼层


fuyibin 发表于 2012-3-26 12:59
回复 1# terry8876

SOI么有用过,以前在学校里学过


SOI工艺的NMOS和PMOS也是四端口器件,是有衬底的,而且由于存在BOX层,衬底很适合做衬底偏压(将衬底理解为背栅),可以在高性能和低功耗之间平衡
发表于 2023-7-7 10:10:31 | 显示全部楼层


peterlin2010 发表于 2015-4-18 07:02
how about TSMC SOI process ??  

有其他家有SOI嗎?


towerjazz SOI
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 09:41 , Processed in 0.023063 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表